搜索资源列表
Afixed-pointbasecomplementdivider
- 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
bitadder
- 一位全加器，VERILOG实现，包括测试文件，测试可用，欢迎下载，共同学习-A full adder, VERILOG implementation, including test papers, test available, please download, a common study
adder17
- 实现17位加法，利用一个16位超前进位加法器和一个一位全加器构成的一个有进位输入和进位输出的17加法器，并且16位加法器利用的使四位超前进位加法器构成。它在booth乘法器设计中经常用到。可以使初学者对模块的调用了解更加透彻。-Adder 17 to achieve the use of a 16-bit CLA, and a one-bit full adder composed of a binary input and binary output of the adder 17, and
testZ
- 八位加法器的原理图实现方法和一位半加器 全加器的原理图实现-Eight adder schematic diagram of the method and a half adder full adder schematic diagram of the realization of
add4bit
- 一位全加器的VHDL源码与TEST BENCH.XILINX下通过-A full adder and the VHDL source code through TEST BENCH.XILINX
f_adder
- 一位加法全加器，可以实现低位进位输入和高位进位输出。-full adder
full_aller
- 这是基于VHDL的一位全加器设计的程序，分析过程全面-This is based on a full adder VHDL design process, a comprehensive analysis process
Desktop
- 通过调用一位全加器模块,实现四位全加器功能-By calling a full adder module, four full adder function
or2a
- 使用vhdl语言设计一位全加器，在仪器上下载并实现LED灯的闪亮-A full adder design
jiafaqi
- 一位全加器的VHDL程序，上学时实验用的，很简单的，初学者可以-A full adder VHDL program, school experiment, very simple, beginners can look
Design-of-full-adder
- 熟悉VHDL元件例化语句的作用 熟悉全加器的工作原理 用VHDL语言设计一位二进制全加器，并仿真。-The role of components instantiated. Familiar with VHDL statements Familiar with the working principle of full adder Using VHDL language to design a binary full adder, and simulation.
fulladder
- 一位全加器的设计，基于VHDL语言的，顶层为语言-full adder
multiplication
- 用C语言实现两位小于1的二进制小数的原码一位乘法。 1. 首先设置两个真值的输入形式为字符串，这样便可以输入正负号和小数点。 2. 程序将两个字符串中的0和1提出存入整形数组 3. 分别提前编写好两个整形数组的相关函数。例如：数组输出函数、全加器函数、右移函数等等。 4. 按照流程图，定义B，C，A数组，长度均为N，N值在开头用define定义。长度N要尽可能设置大一些。 5. 按照流程图的结构，设置循环，判断等结构。最终计算出最后结果真值。(Using C language to a