搜索资源列表
二阶锁相环设计中环路参数的选择
- 用于载波恢复的锁相环参数设计 很有用的哦,希望下载看看,对你有帮助的-for carrier recovery PLL parameters useful in the design Oh, look at the download, you have to help
lmf3
- 这是有关锁相环的一些必用知识.希望能对大家有所帮助哈-This is some of the PLL will use that knowledge. We want to help Kazakhstan
PLL
- 锁相环原理的Matlab仿真程序（调试修改不同参数得到不同波形图）
锁相环计算
- 这是我编写的计算锁相环分频数的一个工具-This is my calculation prepared by the sub - PLL frequency of a tool
FPGA-global-clk-design-
- FPGA的全局时钟应该是从晶振分出来的，最原始的频率。其他需要的各种频率都是在这个基础上利用PLL或者其他分频手段得到的；因为全局时钟需要驱动很多模块，所以全局时钟引脚需要有很大的驱动能力，FPGA一般都有一些专门的引脚用于作为全局时钟用，他们的驱动能力比较强-FPGA' s global clock should be divided out from the crystal, the frequency of the most original. Other needs of the
simple_pll_3
- pll mode for matlab simulation
[emuch.net]PhaseLockedLoo
- 各种Pll的Simulink建模与仿真，包括线性模拟锁相环，全数字锁相环，带电荷泵的锁相环。建平鉴相器子系统建模-PLL simulation based on Matlab Simulink
18772976
- ％The phase locked loop(PLL),adjusts the phase of a local osci()