CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 通讯/手机编程 搜索资源 - ALTERA FPGA

搜索资源列表

  1. irig

    1下载:
  2. irig-b 单片机 解析 MSP430系列单片机是集成度高、超低功耗的16位单片机。Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA。IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步。详细介绍了IRIG-B码解码电路和调制电路的硬件设计。MSP430的软件采用C语言编写,使程序有很强的可移植性。-irig-b microcontroller MSP430 Microcontroller analysis are highly int
  3. 所属分类:Communication-Mobile

    • 发布日期:2016-05-31
    • 文件大小:10.68kb
    • 提供者:JEFF
  1. EPPTOP

    0下载:
  2. 在altera fpga中实现epp模式的并口通信程序-epp model of parallel in fpga
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-05-02
    • 文件大小:914.87kb
    • 提供者:chen
  1. SlaveMode

    0下载:
  2. Slave mode FX2LP Firmware for raw-data transfer from an external master (altera FPGA)
  3. 所属分类:USB develop

    • 发布日期:2017-04-24
    • 文件大小:51.78kb
    • 提供者:moran.m78
  1. SerialPort

    0下载:
  2. 一个用verilog HDL 编写的串口发送程序,可以下载到FPGA中。已经在ActelFPGA中试过了,很好用。稍微修改之后,可以与Xilinx和Altera公司的FPGA兼容。-A programe dialogue to transmit a serial data which is writen by Verilog HDL.
  3. 所属分类:Com Port

    • 发布日期:2017-04-02
    • 文件大小:343kb
    • 提供者:罗苏华
  1. HDLC_VHDL

    1下载:
  2. 用VHDL实现从以太网到并行数据以及从并行数据到以太网的HDLC成帧解帧.附详细代码说明,方便阅读.可方面移植到Altera及Xilinx等厂家芯片,是做基于FPGA的以太网设计的好资料-Achieved using VHDL and parallel data from the Ethernet to parallel data from the HDLC framing solution to Ethernet frames. Attached detailed code instructi
  3. 所属分类:Com Port

    • 发布日期:2017-03-28
    • 文件大小:11.4kb
    • 提供者:卓福洲
  1. ug_ram_rom

    0下载:
  2. ALTERA公司的FPGA中RAM,ROM的使用手册和帮助-ALTERA' s FPGA RAM, ROM user manual and help
  3. 所属分类:3G develop

    • 发布日期:2017-11-11
    • 文件大小:403.87kb
    • 提供者:邱浩
  1. USB_project

    0下载:
  2. USB interface FPGA USB: CY680013CA FPGA: Xilinx, Altera
  3. 所属分类:USB develop

    • 发布日期:2017-11-12
    • 文件大小:6.73mb
    • 提供者:NgocAnh
  1. uart

    0下载:
  2. Code VHDL/Verilog for UART FPGA: Xilinx, Altera-Code VHDL/Verilog for UART FPGA: Xilinx, Altera...
  3. 所属分类:Com Port

    • 发布日期:2017-11-09
    • 文件大小:11.26kb
    • 提供者:NgocAnh
  1. UART_FOR_Altera

    0下载:
  2. 用于控制3个独立的全双工传输的UART/RS232接口。该接口由Altera SOPC 实现,开发环境为NIOS II。在Statrix II上工作正常。 每个接口可独立配置为短数据模式和数据流模式。-This C source file is used for controling three UART/RS232 interfaces . These interfaces are implemented by Altera s SOPC module , assembled in a S
  3. 所属分类:Com Port

    • 发布日期:2017-11-11
    • 文件大小:4.38kb
    • 提供者:向乐
  1. CummingsSNUG2002SJ_FIFO1_rev1_1

    0下载:
  2. FIFO设计,采用verilog语言编写,相当不错,验证可行-Altera FPGA CPLD design (Basics) CD-ROM1
  3. 所属分类:Parallel Port

    • 发布日期:2017-11-10
    • 文件大小:129.24kb
    • 提供者:pengqianqian
  1. ethernet_udp_ep4c_ok_final

    0下载:
  2. 用ALTERA的FPGA实现UDP通信源代码-FPGA UDP
  3. 所属分类:Parallel Port

    • 发布日期:2017-04-17
    • 文件大小:66.49kb
    • 提供者:陈雄
搜珍网 www.dssz.com