CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 数字钟

搜索资源列表

  1. (VHDL)clook

    0下载:
  2. 自己做的基于FPGH的数字钟实现,有调时、复位和暂停等功能。-Do their own realization of the digital clock on FPGH have stressed, the reset and pause functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:245647
    • 提供者:Rrui
  1. clock

    0下载:
  2. 用Verilog写的数字钟,用于单片机上实现-verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:44860
    • 提供者:周于
  1. shuzizhong

    0下载:
  2. 单片机实现的简单的数字钟-MCU simple digital clock .........
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-24
    • 文件大小:31660
    • 提供者:管晓文
  1. shuzizhong

    0下载:
  2. 实现简易的数字钟信号,由11个部分组成,顶层文件是数字钟。-To achieve a simple digital clock signal, by 11 parts, the top-level file is a digital clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1833798
    • 提供者:gdfrg
  1. 89s52_song_clock_ad

    0下载:
  2. 以at89s52作为控制器,实现的电子系统,具有ad检测、频率计、播放歌曲、数字钟等功能-To at89s52 as the controller, to achieve the electronic system, with ad testing, frequency meter, play music, digital clock and other functions
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:112072
    • 提供者:fangka
  1. meng

    0下载:
  2. 有小时,分钟,秒的数字钟,是经过proteus仿真过的,很好用的!-Are hours, minutes, seconds, digital clock, is the result proteus simulation ever, good use!
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:570923
    • 提供者:孟刚
  1. VHDL_clock

    0下载:
  2. VHDL数字钟设计程序 设计要求 基本要求: 1、24小时计数显示; 2、具有校时功能(时,分) ; 附加要求: 1、实现闹钟功能(定时,闹响);--VHDL design process digital clock design basic requirements: 1.24 hours count display 2, when a school function (hour, minute) additional requirements: 1, to achieve alarm (
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:71632
    • 提供者:苹果熊
  1. S_81

    0下载:
  2. 内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等-There are 8-3 decoder, 8-bit adder, digital clock, digital display, 74ls138, 8,4 bit counter, d, rs flip-flops, adders, traffic lights, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:905672
    • 提供者:fsdf
  1. MultifunctionDigitalClock

    0下载:
  2. 多功能数字钟的EDA设计研究,包含整点报时,计时,闹铃-Multifunction Digital Clock
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:10375
    • 提供者:frtyt
  1. clock

    0下载:
  2. 多功能数字钟,VHDL语言编写;是EDA学习中常见问题-CLOCK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1366
    • 提供者:许诺
  1. FC0tJKAj

    0下载:
  2. 数字钟.自动报时-Digital clock. Automated timekeeping
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:145422
    • 提供者:chenju
  1. 001

    0下载:
  2. 单片机数字钟C程序 六位数码管 显示HH.MM.SS(时分秒),MM.DD-W(月日-星期),闹钟定时时间 按键S5依次选择调整时间-显示月日星期-调整月日星期-显示闹钟定时时间-调整闹钟定时 按键S2依次选中时分秒(月日星期)数码管,S3按键依次加1,S4按键依次减1 整点报时,闹钟功能-SCM Digital Clock C program six digital tube display HH.MM.SS (minutes and seconds), MM.DD-W (
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:6065
    • 提供者:赵小龙
  1. DigitalClock

    0下载:
  2. 该数字钟,采用VHDL语言编写,具有即时,跑表,调时,调分,闹铃等功能,另外还可以增加一些功能,例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1327395
    • 提供者:fushibin
  1. shuzizhong

    0下载:
  2. 数字钟设计,分别由一个24和60进制的计数器及显示模块组成。-It is about a design of digital clock,which is comprised a 24 and a 60 counting device and a display device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1214889
    • 提供者:
  1. project

    0下载:
  2. 介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在QuatusⅡ开发环境中编译和仿真了所设计的程序,并在可编程逻辑器件上下载验证。仿真和验证结果表明,该设计方法切实可行,具有一定的借鉴性。-digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:362176
    • 提供者:wb
  1. digitalclock

    0下载:
  2. 课程设计的数字钟程序,模块化设计,简单易懂,对初学者应该很有帮助-Digital clock program curriculum design, modular design, easy to understand, should be helpful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:179632
    • 提供者:西红柿
  1. digital_clock1

    0下载:
  2. 多功能数字钟 vhdl 具有报时功能-digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:424919
    • 提供者:pfc
  1. clock

    0下载:
  2. 我自己用verilog写的一个数字钟程序,仿真通过,能实现简单的功能。-I use verilog to write a digital clock, emulation through, to achieve a simple function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:649216
    • 提供者:罗丹
  1. clock

    0下载:
  2. 数字钟,能够实现时间和日期的切换显示,并且可以校准。-Digital clock, time and date can be achieved switching, and can be calibrated.
  3. 所属分类:SCM

    • 发布日期:2017-04-23
    • 文件大小:30129
    • 提供者:绝毅
  1. LCD

    0下载:
  2. 基于AT89S52单片机,用LCD液晶显示屏显示数字钟与挂钟,里面既有程序也有仿真器,在试验台上也可运行。-AT89S52 Microcontroller based with LCD monitor displays the digital clock and wall clock, which both programs have simulator can be run in the test stand.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:135744
    • 提供者:dengwenhua
« 1 2 ... 17 18 19 20 21 2223 24 25 26 27 ... 48 »
搜珍网 www.dssz.com