搜索资源列表
floatingdustser
- 将运算的结果(浮点数)存入eeprom中。我们知道,浮点数在c语言中是以ieee格式存储 的,一个浮点数占用四个字节,例如浮点数34.526存为(160,26,10,66)这四个数。要 将一个浮点数存入eeprom,实际上就是要存这四个数。那么如何在程序中得到一个浮点数的 组成数呢? 浮点数在存储时,是存储连续的字节中的,只要设法找到存储位置,就可以得到这些数了。 可以定义一个void的指针,将此指针指向需要存储的浮点数,然后将此指针强制转化为char型,这样,利用指针
LjkBCDPlus
- 自己编写的BCD码加法算法,支持4个字节的数组的BCD运算,如需更多字节,更改for循环控制即可;数据高位放在低地址-Own the BCD adder write algorithm, support 4-byte array BCD arithmetic, high on the low address data more bytes, change the for loop control can be
alu_1706_VHDLproject
- 常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modules commonly us
cpu_register_VHDLproject
- 常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本模块是cpu寄存器组 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modul
full_adder_VHDLproject
- 常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本文件是全加器模块 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modules
half_adder_VHDLproject
- 常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本文件是半加器模块 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modules
mutex_3to8_VHDLproject
- 常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本模块是3-8译码器(mutex_3to8) 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能
S6_VHDLproject
- 常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本模块是计算机运算器模块(S6)实现运算器相关功能 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相
lab10-AIC23(1)
- 对数据进行FFT算法运算,将时间域的数组转变为频域的信号,通过快速傅里叶运算进行处理。(The data is processed by FFT algorithm, and the array in time domain is transformed into frequency domain signal, and processed by fast Fourier transform.)