CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 计数器用的软件

搜索资源列表

  1. c51源程序集合

    10下载:
  2. 源码 │ 0108_12864LCD-F149.ASM │ 12232-1520.c │ 12232.c │ 12864-ks0108.asm │ 12864-ST7290-F149.C │ 12864-zb.c │ 12887.c │ 24C01-64.C │ 24C01-F440.C │ 28sf040a.asm │ 51use.txt │ 6963.C │ 93c46.asm │ 93c46.c │ 93cxx.c │ ad7416-mcuzb.c │ ad7416.c │ AT24C01
  3. 所属分类:单片机(51,AVR,MSP430等)

  1. cnt10

    0下载:
  2. 一个用VHDL语言编写的十进制计数器,后续还有分频器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -VHDL language us
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:236.74kb
    • 提供者:QQ
  1. Lab07-Timer

    0下载:
  2. DSP5416时钟配制,片内定时器是一个软件可编程定时器,可以用来产生周期的中断信号。 定时器主要由 3 个寄存器所组成:定时器寄存器(TIM) 、定时器周期寄存器(PRD)和时器控制寄存器(TCR) 。这 3 个寄存器都有映象寄存器,它们在数据存储器中的地址分别24H、25H 和 26H。TIM 是一个递减计数器;PRD 中存放计数值;TCR 中有定时器的控制和状态位-DSP 5416 timer configuring,A timepiece, especially one used for
  3. 所属分类:DSP program

    • 发布日期:2017-04-15
    • 文件大小:6.64kb
    • 提供者:ansen
  1. clk_div16

    0下载:
  2. 一个用VHDL语言编写的1/16分频器,后续还有计数器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:220.76kb
    • 提供者:QQ
  1. display

    0下载:
  2. 一个用VHDL语言编写的七段数码管显示程序,后续还有分频器、数据选择器、计数器程序等软件平台是Quartus II 7.2 ,最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:228.75kb
    • 提供者:QQ
  1. count100

    1下载:
  2. 一个用VHDL语言编写的一百进制计数器。软件平台是Quartus II 7.2 ,由前面设计的小模块组合起来制作的,适合初学者,通过这些程序,刚接触VHDL的学习者可以一步步的去认识和了解VHDL,最后通过设计一个具有实用功能的电路,来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过,硬件平台是自己学校设计的一块开发板,要了解的可以联系本人。联系QQ:782649157 -Written in VHDL language using a binary counter 100. The
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-29
    • 文件大小:315.04kb
    • 提供者:QQ
  1. TEST5

    1下载:
  2. Keil C单片机程序开发软件。 DP51-PROC单片机综合实验仪。 DT-2003数字万用表 利用定时/计数器测量电动机的转速。-Keil C MCU application development software. DP51-PROC MCU integrated experimental apparatus. DT-2003 digital multimeter to use timer/counter measuring the motor speed.
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:17.4kb
    • 提供者:lipinglin
  1. counter

    0下载:
  2. keil3+proteus的工程 用上述软件实现的一个简单计数器-keil3+ proteus works with the software of a simple counter
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:148.84kb
    • 提供者:Simon
  1. dizishizhong

    0下载:
  2. 实训使用AT89C51控制,其中使用p2做输出,p3口做控制信号,使用外部中断1作调节小时,外部中断0作调节分钟,定时器1在计数模式作调节秒,定时器1在定时模式用于计数,而p0.0做总控开关的入口。 软时钟是利用单片机内部的定时器\计数器来实现的,它的处理过程如下:首先设定单片机内部的一个定时器\计数器工作于定时方式,对机器周期计数形成基准时间,然后用另一个定时器\计数器或软件计数的方法对基准时间计数形成秒,秒计60次形成分,分计60次形成小时,小时计24次则计满一天。然后通过数码管把它
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:64.76kb
    • 提供者:陈光
  1. shu-kong-fen-pin-qi

    0下载:
  2. 数控分频器的功能就是当在输入端给定不同输入数据时将对输入的时钟信号有不同的分频比,数控分频器就是计数值可并行预置的加法计数器设计完成,方法是将计数溢出与预置数加载输入信号相接即可。利用QuartusII软件,可以用VHDL语言进行编写程序的放法进行对数控分频器的设计。这里不需要很好的数字电路的知识,只要懂得VHDL语句就可以实现对数字电路功能的设计。-NC divider function is that when given different input data at the input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.67kb
    • 提供者:xuling
  1. VHDL_60-system_counter

    0下载:
  2. 用VHDL语言编写的简易60进制的可调节计数器,用于Xilinx ISE软件-A 60-digit system settable countr using VHDL, programming using Xilinx ISE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:203.05kb
    • 提供者:Winson
  1. Counter10

    0下载:
  2. 在quartus 9.1软件上用verilog语言编写的10进制计数器程序-The Verilog language quartus 9.1 software 10 binary counter program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:308.07kb
    • 提供者:黄灼泉
  1. qdq

    0下载:
  2. 用VHDL语言实现四路抢答器功能,抢答之后不能再抢答,除非主持人按下复位键。可以显示四个选手分数,显示答题倒计时的时间,主持人可以控制加减分,分数通过显示屏显示。使用软件Quartus Ⅱ,可以将程序导入FPGA并能运行。有竞争模块,显示模块,分频模块,加减控制模块,计数器模块,蜂鸣器模块,译码模块,计分器模块,锁定模块等。-VHDL language with four Responder function can not answer after answer, unless the hos
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.03mb
    • 提供者:陈雍珏
  1. 51timer-and-counter

    0下载:
  2. 1.定时器的基本驱动示例,定时器工作于方式1,下载程序后,隔三秒钟,第一个发光二极管被点亮;2.本程序提供一些常用定时器计时的具体参数。用的是定时器0工作于方式1。且只针对11.0592MHz的晶振。3.本程序为计数器的基本驱动示例,计数器工作于方式1。对按键S2按下的次数进行计数,当计数记到3时,第一个发光二极管被点亮。4“滴滴”声的产生5. 59秒计时器(利用定时器延时,查询法)6. 59秒计时器(利用定时器延时,中断法)7 59秒计时器(利用软件延时)-1 Timer basic driv
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:75.72kb
    • 提供者:FLY
  1. jia-fa-ji-shu-qi

    0下载:
  2. 含异步清零和同步使能的加法计数器的源代码,用maxplus软件运行,管脚已配置完成,芯片为EP1K30TC144-3-Asynchronous and synchronous cleared with the addition of the counter enable source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC144-3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:36.96kb
    • 提供者:邱海涛
  1. zhong-duan-ji-shu-LED-blink

    0下载:
  2. 上一节讲了多任务中蜂鸣器驱动程序的框架,这节继续利用多任务处理的方式,在主函数中利用累计主循环次数来实现独立按键的检测。要教会大家四个知识点: 第一点:独立按键的驱动程序框架 第二点:用累计主循环次数来实现去抖动的延时。 第三点:灵活运用防止按键不松手后一直触发的按键自锁标志。 第四点:在按键去抖动延时计时中,添加一个抗干扰的软件监控判断。一旦发现瞬间杂波干扰,马上把延时计数器清零。 这种方法是我在复杂的工控项目中总结出来的。以后凡是用到开关感应器
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:2.96kb
    • 提供者:高飞
  1. main-li-zhong-duan-jishu-

    0下载:
  2. 上一节讲了多任务中蜂鸣器驱动程序的框架,这节继续利用多任务处理的方式,在主函数中利用累计主循环次数来实现独立按键的检测。要教会大家四个知识点: 第一点:独立按键的驱动程序框架 第二点:用累计主循环次数来实现去抖动的延时。 第三点:灵活运用防止按键不松手后一直触发的按键自锁标志。 第四点:在按键去抖动延时计时中,添加一个抗干扰的软件监控判断。一旦发现瞬间杂波干扰,马上把延时计数器清零。 这种方法是我在复杂的工控项目中总结出来的。以后凡是用到开关感应器
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:2.91kb
    • 提供者:高飞
  1. dianzishiz

    0下载:
  2. 使用keil软件。单片机电子时钟用AT89C51单片机的定时/计数器T0产生一秒的定时时间,作为秒计数时间,当一秒产生时,秒计数加1。开机时显示00-00-00的时间,开始计时:P1.0控制“add(加)“的调整,每按一次计数加1;P1.1控制“minute(减)“的调整,每按一次计数减1;P1.2控制”移位“的调整,第一次按键按下是控制秒或天加1,第二次按键按下是控制分或月加1,第三次按键按下是控制时或年加1。计时满23-59-59时,返回00-00-00重新计时。P1.4用做复位键,在计时过
  3. 所属分类:SCM

    • 发布日期:2017-04-29
    • 文件大小:135.88kb
    • 提供者:毛毛
  1. wdog_sp805

    0下载:
  2. 看门狗模块是一个AMBA从属模块连接到高级 外设总线(APB)。看门狗模块包括一个32位的递减计数器用 可编程超时间隔具有产生中断和能力 对超时复位信号。它的目的是要使用到复位应用于在一个系统 事件的软件故障。-The Watchdog module is an AMBA slave module and connects to the Advanced Peripheral Bus (APB). The Watchdog module consists of a 32-b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:208.46kb
    • 提供者:st
  1. dianzijishuqi

    0下载:
  2. 设计一个基于单片机的电子计数器,并且能够实现暂停,继续,复位功能。 (2) Protel专用软件绘制单片机原理图; (3) 设计出软件编程方法,并写出源程序; (4)用C语言实现程序设计。; (5)用Keil软件编写HEX等相关文件; (6)程序的各功能模块要清楚,有序。(Singlechip electronic device)
  3. 所属分类:嵌入式/单片机编程

« 12 »
搜珍网 www.dssz.com