CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - asynchronous generator

搜索资源列表

  1. HW3_P1

    0下载:
  2. Clock Controller There are often situations where one wishes to pass a predetermined number of clock pulses and then stop. The purpose of this problem is to design a controller in VHDL to gate a preset number of pulses form a free-running clock “CL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:175.79kb
    • 提供者:chris
  1. s1c33_uCos

    0下载:
  2. uCos在s1c33上的移植 S1C33 MCU EPSON最新的32位微处理器系列,专用于需要高级数据处理的便捷设备。 CPU性能 核心CPU 精工EPSON32位的RISC CPU,32位内部数据处理 33MHz 105条16位固定长度的指令 16个32位多用途的寄存器 在60MHZ操作下的最小指令执行时间为16.7ns 乘法、除法和MAC指令 内存 0~128K ROM 8K RAM 片内周边电路 晶振电路 32.769K~33MHz 定
  3. 所属分类:uCOS

    • 发布日期:2017-03-27
    • 文件大小:9.73kb
    • 提供者:dupeng
  1. 1840315

    1下载:
  2. 电机学课件,共7章。包括:单相变压器的空载运行、变压器参数测定、变标么值及运行特性、电磁转矩和转矩特性、三相异步电动机的电力拖动、同步发电机电枢反应、同发方程式相量图、同步发电机的并联运行、直流发电机与直流电动机的区别、直流电动机的电驱电动势和电磁转矩等。 -Motor learning courseware, a total of 7 chapters. Including: single-phase transformer no-load operation, transformers
  3. 所属分类:DSP program

    • 发布日期:2017-05-21
    • 文件大小:6.2mb
    • 提供者:海燕
  1. hjklhljkh

    0下载:
  2. 单相变压器的空载运行、变压器参数测定、变标么值及运行特性、电磁转矩和转矩特性、三相异步电动机的电力拖动、同步发电机电枢反应、同发方程式相量图、同步发电机的并联运行、直流发电机与直流电动机的区别、直流电动机的电驱电动势和电磁转矩等。-Single-phase transformer no-load operation, transformers parameter determination, scaling What values ​ ​ and operating char
  3. 所属分类:DSP program

    • 发布日期:2017-05-22
    • 文件大小:6.2mb
    • 提供者:别云间
  1. jsq

    0下载:
  2. 包括异步计数器,序列码发生器,两个程序都可以运行-Both programs can run asynchronous counters, serial number generator,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.02kb
    • 提供者:马付涛
  1. STM32-USART

    1下载:
  2. 在STM32的参考手册中,串口被描述成通用同步异步收发器(USART),它提供了一种灵活的方法与使用工业标准NRZ异步串行数据格式的外部设备之间进行全双工数据交换。USART利用分数波特率发生器提供宽范围的波特率选择。它支持同步单向通信和半双工单线通信,也支持LIN(局部互联网),智能卡协议和IrDA(红外数据组织)SIR ENDEC规范,以及调制解调器(CTS/RTS)操作。它还允许多处理器通信。还可以使用DMA方式,实现高速数据通信。-In the reference manual of S
  3. 所属分类:SCM

    • 发布日期:2017-04-26
    • 文件大小:20.42kb
    • 提供者:王滔
  1. FPGA_verilog_uart-

    0下载:
  2. 基于 FPGA器件设计实现UART的波特率产生器、UART发送器和接收器及其整合电路,,利用Veriolog-HDL语言对这三个功能模块进行描述并加以整合,通过ModelSim仿真,用串口调试程序进行验证,最终实现一个通用异步收发器的设计。-UART baudrate generator, transmitter and receiver and its integrated circuit are implemented by FPGA device. Using Veriolog-HDL d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.02mb
    • 提供者:孔春伟
搜珍网 www.dssz.com