CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - data encryption standard

搜索资源列表

  1. tc3

    0下载:
  2. AES(The Advanced Encryption Standard)是美国国家标准与技术研究所用于加密电子数据的规范。它被预期能成为人们公认的加密包括金融、电信和政府数字信息的方法。本文展示了AES的概貌并解析了它使用的算法。包括一个完整的C#实现和加密.NET数据的举例。在读完本文后你将能用AES加密、测试 基于AES的软件并能在你的系统中使用AES加密。-AES (The Advanced Encryption Standard) is the National Institute o
  3. 所属分类:uCOS开发

    • 发布日期:2008-10-13
    • 文件大小:3.2mb
    • 提供者:杨康
  1. DES101

    0下载:
  2. 数据加密算法(Data Encryption Algorithm,DEA)的数据加密标准(Data Encryption Standard,DES)是规范的描述,它出自 IBM 的研究工作,并在 1997 年被美国政府正式采纳。它很可能是使用最广泛的秘钥系统,特别是在保护金融数据的安全中,最初开发的 DES 是嵌入硬 件中的。通常,自动取款机(Automated Teller Machine,ATM)都使用 DES。文件是DES代码的VHDL描述 -Data encryption algor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:661.64kb
    • 提供者:
  1. DES

    0下载:
  2. 这是从目前银行里,使用的“标准DES算法”,des/undes可对指定长度(最多8的整数倍)的数据进行加解密,密钥为8个字节长度。本程序在DSP5501上使用,去掉技术段的定义,可以移植到PC等环境上。-This is from the current bank, use the " standard DES algorithm" , des/undes can specify the length (up to integer multiple of 8) data encry
  3. 所属分类:DSP program

    • 发布日期:2017-04-14
    • 文件大小:3.04kb
    • 提供者:sck007
  1. des_Vhdl

    0下载:
  2. VHDL & Verilog Synthesizable model of the Data Encryption Standard (DES)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:45.88kb
    • 提供者:changjc
  1. DES

    0下载:
  2. This is verilog source code for DES(Data Encryption standard) which is used in network security.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:19.69kb
    • 提供者:Krupesh
  1. DES_ALGORITHM

    0下载:
  2. Data Encryption Standard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.67mb
    • 提供者:Nguyen Anh Duc
  1. My_DES3

    0下载:
  2. a triple-DES (Data Encryption Standard) hardware descr iption in verilog-HDL with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:841.33kb
    • 提供者:Farzad
  1. FPGA--AES-algorithm

    0下载:
  2. 本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:235.09kb
    • 提供者:李仁杰
  1. DES

    0下载:
  2. Data Encryption Standard(DES) VHDL Source Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7.55kb
    • 提供者:scpark
  1. DES_verilog

    0下载:
  2. 用verilog实现的DES(Data Encryption Standard数据加密标准),把64位明文输入变为64位密文输出块。-Using DES (Data Encryption Standard Data Encryption Standard) verilog to achieve, the 64 plaintext input into 64 output ciphertext block.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:465.57kb
    • 提供者:荣志强
  1. Coding Files

    0下载:
  2. We present an efficient hardware architecture design & implementation of Advanced Encryption Standard AES Rijndael cryptosystem. The AES algorithm defined by the National Institute of Standard and Technology NIST of United States has been widely
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:27kb
    • 提供者:kutti
搜珍网 www.dssz.com