搜索资源列表
mcode
- 一个典型的m序列发生器，生成m序列:1110010-a typical sequence generator m, m Sequence Generation : 1110010
transmmit_new
- 是一个利用单片机C语言生成各阶M序列的程序，还有发送程序-SCM is a C language generation of the M-series of procedures, there is this procedure
PN_chuan
- 生成18级的m序列的VerilogHDL程序， 很具有代表性的算法
pn
- 用Verilog语言生成7位的小m序列，产生pn码
mcode
- 用VHDL语言生成m序列，进行扩频。m序列是10级的。-m sequence
m_vhdl
- 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）-m sequence vhdl
verilog_m
- 用verilog生成的m序列，包含四个.v的文件-verilog m sequence
cml
- 基于Verilog的数字基带通信系统 3. 项目描述：本系统为通信原理课程设计课题之一，用Verilog语言编写数字基带通信系统的应用程序，完成P=31的m序列的生成，并进行HDB3编码传输，在接收端进行译码接收。-Verilog-based digital baseband communication system 3. Project Descr iption: The system is one of the topics Communication Theory course des
m_vhdl
- 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。-Design a pseudo-random sequence generator, using the generating polynomial 1+ X ^ 3+ X ^ 7. Requires a RESET terminal end and two control registers to adjust the initial valu
m
- m序列生成文件，带有我自己写的仿真，结果在modelsim6.0f中生成正确。-m sequence generation file, written with my own simulation results generated in the modelsim6.0f correct.
M-sequence
- M序列具有伪随机特性，代码包含了M序列的生成和检测，可用于帧同步系统。-M-sequence has a pseudo-random properties, including the M-sequence code generation and detection, can be used for frame synchronization system.
mxulie_lfsr
- m序列发生器，使用移位寄存器生成，电子设计大赛使用过的-m sequence generator, using a shift register to generate, Electronic Design Contest used
randomization
- m序列码生成文件-M code generation file................
ber_tester_m
- 基于FPGA的误码测试仪 （已注释） --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块--FPGA-based BER tester
M-sequence
- 编码器生成M序列进行通信，接收后再进行解码。用于扩频率通信中。通过状态机实现。-The encoder generates the M sequence for communication, the receiver and then decoded. For the expansion of the frequency communications. Through the state machine implementation.
GMSK
- GMSK调制解调、M序列生成、眼图模拟、相位路径查表。-GMSK modulation and demodulation, M sequence generator, eye diagram simulation phase path lookup.
m-sequence_gen
- m序列生成verilog代码，经过仿真测试，绝对可用，带仿真说明-M sequence generated Verilog code, after the simulation test, absolutely available, with the simulation
m_sequence
- 基于fpga verilog语言生成的m序列。(Generating m sequences based on FPGA)
E_2011
- 生成了一个M序列，适用于2011年全国电子设计竞赛的F题(A M sequence is generated that applies to the F question of the 2011 National Electronic Design Competition)
15阶m序列VHDL
- 高阶m序列，VHDL语言在ISE平台完成，生成多项式f(x)=x15+x+1