搜索资源列表
MyClockTest
- 这是我电子线路测试的作业，在FPGA板上实现数字钟，（Max2环境）采用VHDL语言编写，非常适合初学者。具备24小时计时，校时，低高音整点报时，定时和多重功能选择的功能。-This is my test of electronic circuits operating at the FPGA board digital clock (Max2 Environment) using VHDL language, very suitable for beginners. 24-hour time,
MAX_II_board_schematics
- altera公司max2系列开发板原理图，希望大家喜欢。
Serial.rar
- 基于MAX2运用Quartus实现串口通信,MAX2-based use of Quartus Serial Communication
max262.rar
- 通过键盘控制，选择max262不同的工作方式（低通，高通，带通）。用‘+’，‘-’及数字键来控制不同的中心频率，该文件就有详细的正确的C51程序及部分仿真电路。该源代码经过实际验证。,max262--Programmable Filtering
MAX263-MAX268
- D板的数字可编程有源滤波模块设计，MAX26 系列数字编码式滤波器的使用方法-MAX263，MAX264，MAX265，MAX266，MAX267，MAX268
SPI_IIC_design_example
- ALTERA原厂提供的例程，网上很难找到的，在MAX2系列芯片上实现过，VHDL和VERILOG两种语言编写 IIC读写程序-ALTERA provided the original routine, it is difficult to find online and in the MAX2 series chip-off, VHDL and VERILOG two languages
max2_test
- MAX2 EPLD 的测试程序, VHDL语言编写.-MAX2 EPLD testing code, VHDL language.
uart232
- 基于FPGA的异步串行通行，用MAX232转化的，利用VHDL语言写的，都已调通，有很大的使用价值！-FPGA-based asynchronous serial passage, with MAX232 conversion using VHDL language written in, have been transferred pass, there is a great value!
an501_design_example
- 在MAX2系列CPLD上实现脉冲宽度调制(PWM),完整的设计成程序和仿真结果。-In the MAX2 series CPLD to realize pulse width modulation (PWM), a complete design and simulation results into the program.
Proyekton
- Alarm clock vhdl gdf for MAX2+plus
max2
- maxii里面有MAXII 所有CPLD的引脚封装，功能描述，以及其他的一些功能介绍，是学习CPLD的很不错的资料-MAXII
oscillator
- CODE FOR ON CHIP OSCILLATOR IMPLEMENTATION IN ALTERA MAX2 SERIES CPLD
Altera-CPLD-MAXII240_57
- ALYTERA CPLD MAX2的用户使用指南，让你更深刻认识ALTERA学习板-ALYTERA CPLD MAX2 user guide, more profound understanding of the ALTERA Learning Board
UFTtest
- 基于fpga的verilog写的MAX2的ufm模块使用实例-Module uses examples based on the fpga' s verilog wrote the MAX2 the ufm
mx2ufm
- altera公司MAX2器件的用户可用flash存储区测试程序-Altera MAX2 devices available to the user flash storage area test program
cpld_uart_TXRX
- max2 cpld 开发的vhdl 完整串口通信程序，TXRX可同时收两个命令 带超时 600门-max2 cpld vhdl developed complete serial communication program, TXRX can simultaneously receive two commands with timeout 600
LCD1602_cpld_max_vhdl
- LCD1602 完整的MAX2 CPLD VHDL 代码，可以直接使用的-LCD1602 MAX2 CPLD VHDL
dianzhao_dianzhen
- 使用altera的MAX2系列CPLD驱动16*32的双色点阵屏，包含“空车”，“重车”，“电召”三个字。driver.v文件用cpld驱动了东芝的TC62D748芯片，该芯片常用于扫描点阵的驱动上-The MAX2 series CPLD using altera-color dot matrix display driver 16* 32, with " empty" , " heavy vehicles" , " on-call" in t
ALTmax2_HC_SR04
- Measurement HC-SR04 and output to dynamic led display (Altera MAX2)
北京邮电大学数电实验——打地鼠
- 用VHDL实现的打地鼠游戏，可用MAX2 EPM1270T144C5N等实现(Ground mouse game implemented by VHDL)