CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - parallel

搜索资源列表

  1. parallel_to_serial.rar

    0下载:
  2. 一个并行转串行的verilog源程序,可以讲12位并行数据转换为一个串行数据,A parallel to serial verilog source code you can transfer your parallel data to serial data.you have 12bits parallel data then you will have a serial data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:150.35kb
    • 提供者:梅博
  1. etd-0724107-181242

    2下载:
  2. 台湾云林科技大学有关并联机器人的硕士毕业论文,主要关于stewart平台液压控制。内容十分详细-Taiwan Yunlin University of Science Master' s thesis about the parallel robot, the main hydraulic control of stewart platform. Very detailed content
  3. 所属分类:SCM

    • 发布日期:2017-05-23
    • 文件大小:7.09mb
    • 提供者:zln21c
  1. parallel

    0下载:
  2. VxWorks Parallel Port drivers for variuos platforms.
  3. 所属分类:VxWorks

    • 发布日期:2017-04-14
    • 文件大小:4.05kb
    • 提供者:soumendra
  1. PSP

    0下载:
  2. 用pic的psp并口在几个单片机之间通信。-Pic of the psp with parallel communication between several single-chip microcomputer.
  3. 所属分类:SCM

    • 发布日期:2017-03-26
    • 文件大小:28.95kb
    • 提供者:dxeudwcw
  1. CRC

    1下载:
  2. 这个是我花了一个星期的CRC算法,有并行与串行的区别与时序的分析。。。。希望站长能够同意-This is a week I spent the CRC algorithm, there is the difference between parallel and serial and timing analysis. . . . Hope that regulators can not agree
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-02
    • 文件大小:734.54kb
    • 提供者:heshuiming
  1. fir_parall

    0下载:
  2. 基于verilog的fir滤波器设计,用的并行结构。在前面基础上加入四级流水(加法器,并行乘法器,乘法结果相加两级),通过验证。-Verilog-based design of fir filter using the parallel architecture. In front of the basis of adding four water (adder, parallel multiplier, multiply the result of the sum of two), throu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.25kb
    • 提供者:张堃
  1. parallel

    0下载:
  2. I/O并行口直接驱动LED显示 利用AT89S51单片机的P0端口的P0.0-P0.7连接到一个共阴数码管的a-h的笔段上,数码管的公共端接地。在数码管上循环显示0-9数字,时间间隔0.2秒。 -I/O parallel port directly drive LED display using AT89S51 MCU port P0 is connected to P0.0-P0.7 digital control of a total of yin a-h of the paragr
  3. 所属分类:SCM

    • 发布日期:2017-04-25
    • 文件大小:44.35kb
    • 提供者:lengling
  1. parallel

    0下载:
  2. parallel connected pFC controller ac to dc dc to dc converter
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-16
    • 文件大小:26.62kb
    • 提供者:haleem
  1. lcd

    0下载:
  2. 本实例是关于pic单片机fyd12864的并口程序 希望大家喜欢-This example is on the pic of the parallel single-chip process fyd12864 hope you like
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-01
    • 文件大小:41.35kb
    • 提供者:fenneile
  1. PARALLEL_PORT

    0下载:
  2. Parallel port can be used in this way. Refer the presentation.
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:79.76kb
    • 提供者:janaka
  1. parallel

    0下载:
  2. 嵌入式系统JXARM9-2410 试验箱的通信实验主程序实现并行通信,很有用的程序-Embedded parallel communications, the procedure is useful
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:2.98kb
    • 提供者:songyana
  1. mux_reg

    0下载:
  2. VHDL code for a multiplexer and a parallel/serial in parallel/serial out shift register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:758byte
    • 提供者:Davood
  1. LPT_Parallel_Receiver_Alon_and_Julia_Final

    0下载:
  2. A project in VHDL for Parallel Receiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:732.15kb
    • 提供者:oleg
  1. two-plane-parallel-communication

    0下载:
  2. 本实例详细讲解了处理器上双机并口通信的过程,让我们了解PC机上通信的奥秘!-Detailed account of the examples of two-plane parallel processors on the process of communication, let us understand the PC, the mysteries of communication!
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-06
    • 文件大小:24.35kb
    • 提供者:momo
  1. parallel-fifo

    0下载:
  2. 利用Verilog语言编写的并行数据传输程序,在编译环境中编译通过。- the model of parallel data transmit which is written of verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4.68kb
    • 提供者:saul
  1. AD9850Ccode

    0下载:
  2. PIC单片机驱动ADC9850程序,采用并口方式,输出为正弦波-PIC MCU driver ADC9850 procedure for the parallel mode, the output of sine wave
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:16.29kb
    • 提供者:Kevin Yu
  1. code

    0下载:
  2. This project is "digital serial multiplier". this proh=ject is used to multiply the serial data with parallel data. the source code is writtenby using vhdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:4.77kb
    • 提供者:RUPA KRISHNA
  1. parallel-output-controller-(POC)

    0下载:
  2. 并行输出控制器,实现CPU与打印机之间的通信,程序基于VHDL语言,内附完整实验报告与仿真图像-The purpose of this project is to design and simulate a parallel output controller (POC)which acts an interface between system bus and printer. The Altera’s Quartus II EDA tool is recommended and provid
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:73.45kb
    • 提供者:陈鹏
  1. PARALLEL-MULTIPLIER

    0下载:
  2. vhdl code for a 32 bit parallel multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:6.85kb
    • 提供者:sandeep kumar
  1. CRC-Parallel-Computation

    0下载:
  2. 用软件实现CRC校验码计算很难满足高速数据通信的要求, 基于硬件的实现方法中, 有串行经典算法LFSR,电路以及由软件算法推导出来的其它各种并行计算方法。以经典的LFSR,电路为基础, 研究了按字节并行计算CRC校验码的原理.-Implemented in software CRC checksum calculation is difficult to meet the requirements of high-speed data communications, hardware-based
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:200.79kb
    • 提供者:Geer
« 12 3 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com