搜索资源列表
5956447divider
- 基于srt-2算法，利用verilog实现16位定点无符号数除法器（除数、被除数均由16位整数和16位小数组成，商由32位整数和16位小数构成，余数由32位小数组成）-Based on srt-2 algorithm, using verilog to achieve 16-bit fixed-point unsigned divider (divisor, dividend by 16-bit integer and 16-bit decimal form, business from the
divider
- divider 这个程序是教你如何写一个偶数的分频器，用它可以完成任意进制偶数分频器-divider of this program is to teach you how to write an even divider, you can use it to complete any hex even-numbered divider
CAPTURE
- PIC单片机的CCP功能 //220V的交流电源直接用电阻限流,经光耦隔离,形成脉冲送到CCP2, //CCP2模块的捕捉功能,设置为每16个上升沿捕捉一次,相当于平均滤波,目的是为了减小误差 //TMR1计数的分频系数计算:假设电源为50Hz,即一个周期为20ms,16个周期为320ms //320ms=320000us,单片机用4MHz晶振,指令周期为1us,设TMR1的分频系数为K:65536×K=320000 //得K=4.88,取K=8,即TMR1的预分频系数设为1
UART
- 2. UART程序设计与电路仿真 使用UART1来输出字符“An ARM7 Example LPC2138 By IMU 2011-04-20 23:55:07” 首先根据要求初始化串口0，运用PINSEL0寄存器设置UART0的初始化接口P0.0、P0.1。使用U0LCR设置波特率，将数据长度定义为8位数据位，通过Fpclk运算，使用U0DLM寄存器设置分频寄存器的高字节，使用U0DLL寄存器设置分频寄存器的低字节。使用控制寄存器U0CLR控制器设置通信模式，完成对UART0的初始化设
fdiv
- 数字分频器，可以按照自己的要求通过给定时钟产生任意占空比和频率的时钟。-Digital divider, according to their own requirements generated by any given clock duty cycle and frequency of the clock.
eg_xianxing
- 线性反馈移位寄存器产生伪随机序列可编程分频器- Linear feedback shift register programmable divider generate pseudo random sequences
FENPIN48
- FPGA分频器，利用计数器计数，将外部晶振的48MHZ时钟分频为1MHZ-48M frequency division 1M frequency divider