vivado2014.2的license-vivado2014.2' s license

基于ZYNQ开发平台VIVADO开发环境调用PL双UART_LITE源程序-Based on the ZYNQ development platform VIVADO development environment Call PL double UART_LITE source

单周期CPU的Verilog源码实现，基于Vivado(Single cycle CPU Verilog source code implementation, based on Vivado)

Cortex-M3软核,适用于Vivado 2018.2以上版本(Cortex-M3 IP,suitable for the Vivado 2018.3 or later)

用中规模MSI基本逻辑功能模块 实现关模比较器（要求分别使用中规模和语言实现）： 功能要求：它的输入是两个8位无符号二进制整数X和Y，以及一个控制信号S；输出信号为1个8位无符号二进制整数Z。输入输出关系为：当S=1时， Z=min(X,Y)；当S=0时， Z=max(X,Y)。(Modeling comparator is implemented by using basic logic function modules of medium-scale MSI (medium-scale an