搜索资源列表
generic_fifos
- 用HDL语言编写的通用fifo源码，通过对fifo的宽度和深度进行配置，可以产生我们所需要的fifo，还包括fifo的测试程序和仿真Makefile脚本-with HDL prepared by the General fifo source, fifo of the breadth and depth configuration, can produce what we need fifo. also included fifo testing procedures and simulatio
mc8051V1.4
- 8051硬核源码（VHDL），具有全部VHDL代码、测试环境以及说明文档、综合脚本等完整的开发、验证环境，源代码通过ASIC投片，并得到不断完善-8,051 hard-core source code (VHDL), with all VHDL code, testing and documentation, environment, Comprehensive integrity of the scr ipt, such as development, certification, the s
quartusII
- 华为内部教程(比较早的) 对Quartus 流程中各阶段进行较为详细 的介绍最后简要介绍了一下如何使用TCL进行Quartus 流程的脚本方式运行
qts_qii52003
- Quartus II Tcl scr ipting说明文档，详细说明了在quartus中如何使用Tcl脚本进行快速开发。
modelsim.rar
- 学习modelsim脚本仿真的绝佳范例,很强大啊,Modelsim simulation study and an excellent example of a scr ipt
gen_tb
- 用于verlilog自动产生testbench的脚本 用法：gen_tb <yourfilename>-Testbench for verlilog automatically generated scr ipt usage: gen_tb <yourfilename>
2008.09-scripts_only
- synopsys icc 使用参考脚本-reference scr ipt of synopsys icc
modelsim
- 学习modelsim 脚本仿真的绝佳范例 学习modelsim 脚本仿真的绝佳范例-modelsim
Ipcoredesign
- 微电子/软硬IP核设计：IP核脚本指南，模型开发指南-Microelectronics/soft and hard IP core design: IP core scr ipting Guide, Model Development Guide
asic_scrip_taiwan
- 台湾中山大学ASIC实验室综合脚本教程,对学习，编写ASIC综合脚本有很大帮助哈。-synthesize scr ipt guide for ASIC
au
- 基于APB总线的uart控制器，包括源码和vcs脚本-UART controller based on AMBA APB
64pointFFTR2MDC
- 该工程实现了一个64点DIF FFT，verilog编写，采用R2MDC结构，通过Modelsim功能仿真，压缩包里有rtl代码，dc脚本，输出报告。-The project implements a 64-point DIF FFT, verilog compiled by R2MDC structure, through the Modelsim functional simulation, compression bag with rtl code, dc scr ipt, the out
51CORE
- vhdl 51软核源代码 est.hex仿真时序图 仿真脚本（仅限在Modelsim中使用）-VHDL
Modelsim--script-usage
- modelsim是Mentor graphics公司推出的HDL代码仿真工具，也是业界最流行的HDL仿真工具之一。支持图形界面操作和脚本操作。常见的图形界面操作相对直观，但是由于重复性操作几率高、处理效率低、工程的非保存性，对于大规模的代码仿真不推荐使用；脚本操作完全可以克服以上的缺点，把常见的命令，比如库文件和RTL加载、仿真、波形显示等命令编辑成.do脚本文件，只需要让Modelsim运行.do文件即可以完成仿真，智能化程度高。本文重点介绍Modelsim常见命令的使用，以及如何使用.do
crc_gen.pl
- CRC verilog 生成脚本，可自己设定CRC 参数-CRC verilog generate scr ipts, you can set their own parameters CRC
6soft_247MHz_channel
- lte上行信道解交织解复用: RTL: ack_addr_gen.vhd ack地址产生 data_addr_gen.vhd 数据地址产生 de_interl_mux_con_ctrl.vhd 控制单元 de_interl_mux_con_top.vhd 顶层 de_interl_mux_con_tt.vhd 测试平台 de_mux_ram.vhd ram deinterl_pack.vhd 变量定义 delay.vhd 延迟 delayb.vhd 延迟
asic_study
- 压缩包中是ASCI学习资料，包括一个台湾中山大学ASIC实验室综合脚本教程，一本springer出版的交大家用system verilog做验证的书，还有一个xilinx论证的XAPP726 - 无线基站基带处理应用中的FPGA的理由。对大家做通信后端设计很有帮助。-ASCI is compressed package learning materials, including a laboratory in Taiwan Sun Yat-ASIC synthesis scr ipts tuto
Auto_PIN
- FPGA 管脚半自动分配,用VBA脚本在excel中实现的-fpga pin automatically
quartus_tcl_example
- Quartus ii tcl/tk 脚本教程，全部是精华，方便网络不好的FPGA工程师参考。-Quartus ii tcl/tk scr ipt user guide, all very good for refrence, used while FPGA project.
gen_crc
- 任意位宽，任意多项式，并行CRC生成verilog代码脚本-CRC verilog gen scr ipt, for any width of data input