CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 代码转换

搜索资源列表

  1. Verilog2C++

    1下载:
  2. 将Verilog代码转换成C++代码的软件,C源代码。-soft for changing Verilog code to c++ code ,c code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:40.92kb
    • 提供者:kata
  1. VHDL_adc0809

    0下载:
  2. 驱动模数转换器ADC0809转换的VHDL代码-Driver Analog to Digital Conversion Connection between ADC 0809 VHDL code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:106.69kb
    • 提供者:YI
  1. Ycrcb2rgb

    0下载:
  2. VHDL代码,在fpga上实现图像数据从ycbcr到rgb的转换-VHDL code in fpga on the image data from the ycbcr to rgb conversion
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:41.17kb
    • 提供者:jihuijie
  1. chuanbingzhuanhuan

    0下载:
  2. VHDL代码,仿真通过,变异可以,下载变成文件,但需要修改,串并转换-VHDL code, through simulation, the variation can be downloaded into a document, but need to change, and change series
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.27kb
    • 提供者:赵宾
  1. ADC_CTRL

    0下载:
  2. 一个关于AD转换的原代码,对初学者有所帮助
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:2.58kb
    • 提供者:符号
  1. i2c_master_bit_ctrl

    0下载:
  2. 该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:2.35kb
    • 提供者:fengxinya
  1. aqusition

    0下载:
  2. 此程序用于视频采集过程中CPLD对时序的转换与组合代码,每两行采集一行,两列采集一列,减小数据量,同时能保证采集完整的一幅图像(输出OUT用于DSP或者单片机中断)
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:643byte
    • 提供者:王强强
  1. color_converter.tar

    0下载:
  2. 此代码实现不同图像颜色制式之间的相互转换,如XYZ<->RGB, 不同标准的RGB<->RGB 以及RGB<->YCbCr之间的转换,包内含有matlab仿真代码m文件、VHDL代码.v文件以及modelsim仿真的testbench文件,相信对大家有一定的帮助
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:332.12kb
    • 提供者:王弋妹
  1. EDA

    0下载:
  2. 福州大学EDA实验代码,其中包含电子琴,DA转换器,时钟显示器等
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:18.48kb
    • 提供者:ARTHUR
  1. smii-to-mii

    1下载:
  2. SMII 到 MII 转换的VHDL代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.24kb
    • 提供者:andreas
  1. tlv5620芯片的Verilog语言DAC转换代码

    1下载:
  2. tlv5620芯片的Verilog语言DAC转换代码,tlv5620 chip Verilog language DAC conversion code
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-26
    • 文件大小:286.4kb
    • 提供者:jiehao
  1. zzx

    0下载:
  2. 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 写完一看,一个并串转换居然搞了这么大,有点失败。但是整个代码已经通过了后仿真,而且思路还是比较清楚的,可靠性和稳定性方面也应该没有问题滴,呵呵。不过说老实话,里面有些信号是确实可以去掉的,不过后来就懒
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:6.85kb
    • 提供者:zzx
  1. VHDLprogram

    0下载:
  2. 含有各类寄存器,AD和DA转换器,各种算法,有限状态机,还些许组合逻辑电路设计代码-Containing various types of registers, AD and DA converters, a variety of algorithms, finite state machine, but also some combinational logic circuit design code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.72mb
    • 提供者:zhouwenbin
  1. chuanbingzhuanhuan

    0下载:
  2. 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 -And the string conversion of the code is relying on the synchronization state machine to achieve its c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1009byte
    • 提供者:盛忠良
  1. auk_sdsdi

    6下载:
  2. 用于FPGA设计的代码(Verilog代码),在FPGA设计中的高速串并转换,时钟提取,对齐处理等功能-for FPGA design ,written by Verilog HDL the functions include SERDES , CDR and so on
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-20
    • 文件大小:224.12kb
    • 提供者:龙珠
  1. sipo8

    0下载:
  2. 串入并出源代码,可进行8位数据的串/并转换。其中包括QUARTUS2的完整工程,有正确的仿真波形供参考。-In series and the source code, can be 8-bit data series/parallel conversion. Including QUARTUS2 complete project,and the correct simulation waveform for reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:212.42kb
    • 提供者:simulin_2008
  1. FPGA verilog代码

    2下载:
  2. ad转换模块hx711用FPGA的驱动实现(hx711 FPGA aaaaaaaaaaaa)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:380kb
    • 提供者:棨戟kv
  1. 彩色图片转换16进制数据用此代码

    0下载:
  2. 彩色图片转换 16进制数据用此代码---基于fpga的图像处理(Using this code to convert 16 - band data in a color picture)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:84kb
    • 提供者:布列塔尼
  1. adc_data_receive

    1下载:
  2. adc器件ads62p49模数转换代码,已在工程中验证可用(ADC device ads62p49 analog-to-digital conversion code has been validated in Engineering)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-09-18
    • 文件大小:1kb
    • 提供者:清远怡然
  1. FSM状态机verilog代码

    1下载:
  2. 能实现状态转换、移位功能的状态机,使用verilog代码编写,能通过modelsim编程实现。
  3. 所属分类:VHDL编程

« 12 3 4 5 6 »
搜珍网 www.dssz.com