搜索资源列表
counter10
- 十进制计数器，比较简单，比较容易，希望大家不要见怪-decimal counter
eda
- 一百进制计数器，以十进制计数器为模板增加十位计数，可类比写出多位计数器。九十九清零。-One hundred binary counter, decimal counter increased ten count as a template, you can write a number of analog counter. Ninety-nine cleared.
AnJian_1602
- 计算器设计。采用了现场可编程逻辑器件FPGA设计，并基于VHDL语言实现加减乘除功能，并用十进制显示在数码管上。计算部分为加法器、减法器、乘法器和除法器组成。使用Altera公司的QuartusII开发软件进行功能仿真并给出仿真波形，并下载到试验箱,用实验箱上的按键开关模拟输入，用数码管显示十进制计算结果。通过外部按键可以完成四位二进制数的加、减、乘、除四种运算功能，其结果简单，易于实现。-Calculator design. Using a field programmable logic d
cnt100
- 一百进制计数器，采用层次化设计，底层文件为十进制计数器，顶层文件原理图设计-the procedure is based on vhdl,it can count 100,and use top-down
demo3-seg2_vhdl
- ep1c3-seg1_vhdl,７段数码管实验２：递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. 设计了一个4位十进制计数器，并用数码管显示当前计数值-ep1c3-seg1 vhdl, 7-segment LED Experiment 2: incrementally on four digital display counts up 0000-0001-> 0002 ...... ..9999 ... ...
IR
- 接收红外传输，并且以十进制显示接收到的信号,超过十进制或者非十进制以ffff显示-Receiving the infrared transmission, and to a decimal display the received signal,More than a decimal or a decimal to FFFF display
Multiplier
- 设计一个能进行两个十进制数相乘的乘法器，乘数和被乘数均小于100。-Can design a multiplier multiplying two decimal numbers, the multiplier and multiplicand are less than 100.
display
- vivado 7-BCD 数字显示代码。可显示4位十进制数字。输入二进制位数可自行修改。-vivado 7-BCD Digital display code。It can display four decimal digits. Enter the number of bits to modify.
converter
- 多位2-10进制转换与10-2进制转换，用十进制加法器实现-2-10 and 10-2 convert binary number base conversion, decimal adder realization
test4
- 本实验要求完成一个二十进制的计数器，并且通过数码管进行静态显示。在 实验中时， 选择系统时钟作为输入时钟（ clk），，用两个按键输入， 当键 8 高电平， 进行复位，当键 8 低电平，键 7 高电平时，进行时能计数，所计的数在数码管上 进行显示。-This experiment requires the completion of a two-decimal counter and through digital static display. In the experiment,
gamethree
- 内嵌BRAM设计LIFO堆栈。功能如下：具有先进后出的堆栈功能。此LIFO堆栈具有两个按键（write， read），按下write键后，开始输入数据data0-data3；按下read键后，7段数码管开始倒序显示data3-data0（十进制）。（内加vga显示数据，不附带图片）-Embedded BRAM design LIFO stack. Function as follows: after having advanced out of the stack functionality.
DDS
- 信号发生器设计 信号发生器由波形选择开关控制波形的输出, 分别能输出正弦波、方波和三角波三种波形, 波形的周期为2秒（由40M有源晶振分频控制）。考虑程序的容量,每种波形在一个周期内均取16个取样点,每个样点数据是8位(数值范围:00000000~11111111)。要求将D/A变换前的8位二进制数据（以十进制方式）输出到数码管动态演示出来。-Signal generator design The signal generator is controlled by waveform se
CAL1
- 四位十进制计算器 键盘输入 加减乘除 led输出-Four bit decimal calculator Keyboard input add, subtract, multiply and divide LED output
mux8
- 利用拨码开关，实现四位二进制与四位二进制的乘法器，结果转换为十进制，并通过数码管显示。-Using the DIP switch to achieve four binary and four binary multiplier, the results are converted to decimal, and through the digital display.
counter10_11
- 基于FPGA制作异步清零，同步计数的十进制计数器(FPGA based asynchronous zero clearing, synchronous counting decimal counter)
13_smg_interface_demo
- 计时器，并使用数码管来显示。计数程序产生一个６位的十进制的计数器，个位的计数为 100ms, 个位计到９进位，所以十位的计数为１s, 百位为 10s, 依次类推(A timer, and a digital tube to display.The counting program produces a 6 bit decimal counter, the number of bits is 100ms, the bit is 9, so the count of the ten bits is
实验2
- 在Quartus II环境下，设计含有时钟同步使能的十进制加法器，并下载到实验板上进行验证。(Design a decimal adder with clock synchronization enable)