CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 按键显示

搜索资源列表

  1. shuzipaobiao_all

    0下载:
  2. VErilog源码,数字跑表数码管显示,按键控制-VErilog source, digital stopwatch digital display, control buttons
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:863691
    • 提供者:June
  1. VHDLstopwatch

    0下载:
  2. 采用vhdl硬件描述语言实现的秒表计时器程序源码及顶层电路设计图,实现了计时器,数码管显示,按键控制及蜂鸣器等功能-Using VHDL hardware descr iption language to realize the stopwatch timer program source code and top-level circuit design, the timer, digital tube display, control buttons and a buzzer functio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:216692
    • 提供者:林之钊
  1. test4

    0下载:
  2. 本实验要求完成一个二十进制的计数器,并且通过数码管进行静态显示。在 实验中时, 选择系统时钟作为输入时钟( clk),,用两个按键输入, 当键 8 高电平, 进行复位,当键 8 低电平,键 7 高电平时,进行时能计数,所计的数在数码管上 进行显示。-This experiment requires the completion of a two-decimal counter and through digital static display. In the experiment,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:272295
    • 提供者:小方
  1. test6

    0下载:
  2. 本实验就是利用实验系统中的按键开关模块和 LED 模块以及数码管模块来实现一个简单的七人表决器的功能。按键开关模块中的键 1~键 7 表示七个人,当按键开关输入为‘ 1’时,表示对应的人投同意票,否则当按键开关输入为‘ 0’ 时,表示对应的人投反对票; LED 模块中 D1 表示七人表决的结果,当 LED1 点亮时,表示此行为通过表决;否则当 LED1 熄灭时,表示此行为未通过表决。同时通过的票数在数码管上显示出来-This experiment is the use of the expe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:286816
    • 提供者:小方
  1. gamethree

    0下载:
  2. 内嵌BRAM设计LIFO堆栈。功能如下:具有先进后出的堆栈功能。此LIFO堆栈具有两个按键(write, read),按下write键后,开始输入数据data0-data3;按下read键后,7段数码管开始倒序显示data3-data0(十进制)。(内加vga显示数据,不附带图片)-Embedded BRAM design LIFO stack. Function as follows: after having advanced out of the stack functionality.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:9117
    • 提供者:XiaoLiuMang
  1. DA_TLC5620vhd

    0下载:
  2. 通过4个按键选择不同通道,每个通道的数字量输入都可以在数码管上进行显示。 松开按键,则计数显示保持前一状态,按下按键继续计数。设置复位键,按下复位键,系统清零。 每个通道对应的模拟电压通过LED的亮度显示。-Through the 4 keys to different channels, each channel digital input can be displayed on the digital tube. Release the button, then the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-12
    • 文件大小:1843248
    • 提供者:陈杰
  1. vga_snake

    0下载:
  2. 这是一个基于VGA显示和PS2键盘的贪吃蛇游戏进入时屏幕提示“enter to play”,W,S,A,D四个CS游戏方向键,可按下P(PAUSE)暂停,进入选择关级,然后按下G(GO_ON)继续。游戏设置9关,每关吃下21个苹果即可过关。蛇的移动速度随着关级增加。每次按下按键都会有蜂鸣器提示声(暂时没有设置声音开关按钮,有兴趣的同学可以自己设计一下)。-This is a VGA-based display and PS2 keyboard greedy snake game when the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:15112192
    • 提供者:谢炀
  1. time_zh_4

    0下载:
  2. 按键选择状态,6位数码管显示,有闹钟、整点报时功能,时间可调(Button selection status, 6 digital display, alarm clock, the whole point timekeeping function, time adjustable)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:4353024
    • 提供者:yueque
  1. VHDL代码

    0下载:
  2. 实现简单的电子拔河比赛,即两按键模拟,计数器计数,比较器进行比较,最后通过LED灯进行直观显示(To achieve a simple tug of war competition, that is, two button analog, counter count, comparator comparison, and finally through the LED lamp for visual display)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:1024
    • 提供者:很看好
  1. traffic_light

    1下载:
  2. 设计一个简单的交通灯控制器,交通灯显示用实验箱的交通灯模块来显示。系统时钟选择时钟模块的1Hz时钟,黄灯闪烁时钟要求为1Hz,红灯15s,黄灯5s,绿灯15s。系统中用CPU板上的复位按键进行复位。(Design a simple traffic light controller, traffic lights show the use of the experimental box traffic lights module to display. System clock select cl
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:504832
    • 提供者:qscf
  1. mian

    0下载:
  2. 系统上电后,数码管低五位显示00000,按下PLUSE按键,显示数值加1(After power on, the digital tube is low, five shows 00000, press the PLUSE button, display the value plus 1)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:1024
    • 提供者:赵11
  1. ckey_led7s

    0下载:
  2. 使用verilog语言并用按键操作来控制数码管的显示(Use buttons to control the display of digital tubes)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3024896
    • 提供者:窈窕哥
  1. autoseller

    0下载:
  2. (1)可以输入硬币和纸币, 硬币的识别范围是5角和1 元的硬币,纸币的识别范围是1 元、5 元,10 元,20元,50元,100元。可以连续多次投入钱币。 (2)可以选择的商品种类有16种,价格分别为1-16元,顾客可以通过输入商品的编号来实现商品的选择。 即有一个小键盘(0-9按键)来完成,比如输入15时要先输入1,再输入5。 (3)顾客选择完商品后,可以选择需要的数量。每次可以选择最多三个商品。然后显示出所需金额和已投币总币值。在投币期间,顾客可以按取消键取消本次操作,钱币自动退出。((
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:8380416
    • 提供者:johnnewer
  1. UART

    1下载:
  2. 自己写的uart实验程序,可通过按键选择波特率2400/4800/9600/19200,并通过数码管显示当前波特率。每按一次按键发送一帧数据,并通过两位数码管显示发送数据。可供新手学习。(The UART experiment program you write can select the baud rate 2400/4800/9600/19200 by key and display the current baud rate through the digital tube. Each
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:6758400
    • 提供者:军犬
  1. 27_sdram_ov5640_sobel_vga

    1下载:
  2. 按键控制,vga显示,数码管显示,读取sd卡(Key control, VGA display, digital tube display, read SD card)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:19351552
    • 提供者:走过路过
  1. CAR_LI2

    1下载:
  2. DE1-SOC实验开发板和Verilog HDL语言的交互式程序作品,选择避障小车作为课程设计题目,并根据选题制定了如下设计需求: 1.能实现基本的避障小车功能,即躲避障碍,变速,计分,计时显示游戏开始、进行和结束画面; 2.能实现人机交互功能,玩家可通过外接键盘或DE1-SOC开发板自带按键和开关操作小车转向; 3.能通过VGA在显示屏中显示,并且能达到5Hz的刷新频率; 4.能实现自定义小车和障碍物皮肤的功能;(DE1-SOC experiment development board
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-03-24
    • 文件大小:21147648
    • 提供者:Sven111
  1. FPGA_实时时钟设计

    0下载:
  2. 通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Pres
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:356352
    • 提供者:硅渣渣
  1. Greedy_snake

    0下载:
  2. 用FPGA实现贪吃蛇小游戏,四个按键控制方向,VGA显示器显示游戏界面(Use FPGA to realize the snake game)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-11-18
    • 文件大小:7324672
    • 提供者:拉篮及
  1. Clock

    1下载:
  2. 本设计实现了一种基于FPGA的数字时钟设计,应用Verilog硬件描述语言进行数字电路设计,采用自顶向下的方法将电路系统逐层分解细化,设计数字时钟总体结构、各模块及相应具体电路。在Quartus II 9.0工具软件环境下编译、仿真。最后下载到FPGA实验平台进行测试。本数字时钟具有显示时间、通过按键校准时间、整点报时等功能。(This design realizes a digital clock design based on FPGA, uses the Verilog hardware
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-11-22
    • 文件大小:3836928
    • 提供者:威威谈谈
  1. NEW

    6下载:
  2. Verilog投币式手机充电仪 清华大学数字电子技术基础课程EDA大作业。刚上电数码管全灭,按开始键后,数码管显示全为0。输入一定数额,数码管显示该数额的两倍对应的时间,按确认后开始倒计时。输入数额最多为20。若10秒没有按键,数码管全灭。(Verilog coin operated cell phone charger EDA major homework of digital electronic technology foundation course, Tsinghua Un
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-05-27
    • 文件大小:18432
    • 提供者:jameskk
« 1 2 ... 12 13 14 15 16 1718 »
搜珍网 www.dssz.com