搜索资源列表
Verilog DHL数字钟
- 用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能-Verilog language used in the preparation of a digital clock procedures, in addition to the basic count, but also with school, an alarm clock
使用VHDL语言设计数字钟
- 本文所设计的数字钟具有通过reset键对时、 分、 秒调整功能.该设计分为六个部分: 六进制计数器 counter6,十进制计数器 counter10 ,二四进制计数器 counter24, 时钟模块 bclock, LED扫描显示模块 ledctrl。设计使用VHDL 语言,
基于CPLD的VHDL语言数字钟(含秒表)设计
- 基于CPLD的VHDL语言数字钟(含秒表)设计
数字钟VHDl代码
- 本代码是用VHDL语言设计的数字钟,还附有整点报时,闹钟等功能
多功能数字钟设计
- 我做课程设计时候所设计出的数字钟电路,实现分、秒计时,异步复位、暂停功能,已经在板子上面实现。和大家分享,一起进步!
LCD数字钟
- 图形显示的数字钟实验,12864显示
多功能数字钟 vhdl
- 多功能数字钟,图文混编,在maxplus10下运行通过。
数字钟verilog程序
- 一个不错的数字钟程序
数字钟
- veriloge hdl 编写的一个数字钟 实现调时,调分,调秒,数码管显示时钟的功能
数字钟VHDL设计
- maxplus2开发基于EDA数字钟VHDL设计
FPGA数字钟
- FPGA数字钟
vhdl_clock.rar
- VHDL数字钟设计程序 设计要求 基本要求: 1、24小时计数显示; 2、具有校时功能(时,分) ; 附加要求: 1、实现闹钟功能(定时,闹响);,VHDL digital clock design process design requirements for the basic requirements: 1,24 hours count display 2, with a school function (hours, minutes) additio
eda.rar
- 使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟,The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock
clk_vhdl
- Quartus II工程压缩文件,是一个典型的基于FPGA的数字钟工程项目,有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. Using VHDL language.
shuzizhong
- Verilog写成的数字钟 可以在ISE或者quartus环境下运行仿真-Verilog digital clock can be written in the ISE environment or running simulation quartus
verilogclk
- Verilog HDL语言编写的多功能数字钟.-Verilog HDL language multi-function digital clock.
数字钟
- fpga课程中用vhdl语言编写的数字钟 输出到板子上是,就是一个数字时钟
数字钟(8)
- 数字钟(总)整点报时,8位数码管显示。VHDL语言设计。。。。(Digital clock (total) the whole point timekeeping, 8 digital display. VHDL language design....)
数字钟
- 数字钟(Digital clock)
课程设计-数字钟
- 具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)