CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 显示源码

搜索资源列表

  1. Verilog_Development_Board_Sources

    0下载:
  2. 朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟-friends, I Jawen. previously seen on the set of CPLD Development Board VHDL source code q
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.01mb
    • 提供者:Jawen
  1. LEDDisp

    0下载:
  2. 8位7段LED显示源码,扫描显示,稳定高效-seven of the eight LED source, scanning, stable and efficient
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:1.31kb
    • 提供者:左超
  1. watch

    1下载:
  2. vhdl语言编写的一个秒表源码,包括在LCD上显示的部分,附带TB源码,对初学者比较实用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:96.66kb
    • 提供者:ronniy
  1. VGA_example

    0下载:
  2. FPGA/cpld 控制显示器显示 VHDL源码 内有测试程序
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:941.01kb
    • 提供者:张焱
  1. VHDLdesign

    2下载:
  2. EDA课程设计,包含源码和文档说明,实现秒表计数和闹钟功能,使用VHDL语言编写 已完成功能 1. 完成时/分/秒的依次显示并正确计数,利用六位数码管显示; 2. 时/分/秒各段个位满10正确进位,秒/分能做到满60向前进位,有系统时间清零功能; 3. 定时器:实现整点报时,通过扬声器发出高低报时声音; 4. 时间设置,也就是手动调时功能:当认为时钟不准确时,可以分别对分/时钟进行调整; 5. 闹钟:实现分/时闹钟设置,在时钟到达设定时间时通过扬声器响铃。有静音模式
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:17.95kb
    • 提供者:liuxin
  1. clock

    1下载:
  2. 这是一个实现时分秒的时钟功能的源码,采用vhdl语言编写,已写好led驱动,可直接在数码管上显示
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:241.28kb
    • 提供者:xiaoshuai
  1. VGAqudong

    0下载:
  2. 基于FPGA的VGA显示驱动源码~适合哪些想要开发VGA接口驱动的朋友
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.6kb
    • 提供者:杨之皓
  1. vga_test

    0下载:
  2. vga显示源码,可供vga测试,且具有800*600及640*480两种解析度。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.83kb
    • 提供者:shiuny
  1. vga_display.rar

    0下载:
  2. VGA controller源码及显示汉字和ascii字符的c代码实例,已在DE2-70上实现,vga_controller source code and c code which can display chinese charactors and ASCII code on the VGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:297.31kb
    • 提供者:
  1. vga.rar

    1下载:
  2. 最全的FPGA VGA方面的资料及源码. VGA IPcore的Verilog代码 VGA接口设计实例及测试程序 VGA接口设计实例及测试程序(源码) VGA显示源码,FPGA VGA most comprehensive information and source code. VGA IPcore the Verilog code VGA interface design and testing procedures VGA interface design and testing p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.05mb
    • 提供者:likufan
  1. Multi-networkvideocallsource

    0下载:
  2. 基于DE2的视频电话部分源码,实现了视频图像采集,VGA显示,局域网通讯等功能-DE2-based video telephony part of the source code to achieve the video image capture, VGA display, LAN communications function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:19.07kb
    • 提供者:lizhijie
  1. FPGA_RS_232

    0下载:
  2. 这个源码是经过对RS232长时间的研究得到的扩展性代码,主要的功能是计算机发给FPGA数据,FPGA利用这些数据去驱动数码管显示,然后再把数据通过串口传给计算机,通过串口调试软件看到你发给FPGA的数据,建议大家先看明白RS232串口通信协议之后再动手编模块。-FPGA_RS_232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:467.5kb
    • 提供者:姜国千
  1. segment_7

    0下载:
  2. 在QUARTUS II用VHDL语言开发的7位数码管显示源码-In QUARTUS II VHDL language developed seven digital display source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:239.74kb
    • 提供者:林培豪
  1. shumaguan

    0下载:
  2. 各种数码管显示源码,七段,八段,共阳共阴都有,且都经过仿真得到正确的波形 -Various digital display source, segment, eight out of a total of yin yang are, and have been to get the correct waveform simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.01kb
    • 提供者:刘媛媛
  1. dingshi

    0下载:
  2. 定时器加数码管显示源码,以及test bench测试模块源码,经modelsim仿真结果正确-Timer plus digital display source code, and test bench test module source code, by modelsim simulation results are correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.34kb
    • 提供者:刘媛媛
  1. vga_module

    0下载:
  2. VGA 显示源码。基于xilinx virtex ii 开发板开发。实现单色显示功能。-VGA display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.57kb
    • 提供者:方颀
  1. FPGA-VGA

    0下载:
  2. 基于FPGA VGA基本显示源码 晶振50M 分辨率 640 x 480-Based FPGA VGA basic source crystal display 640 x 480 resolution, 50M
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:464.61kb
    • 提供者:2633063
  1. VGA RefComp

    0下载:
  2. vga显示源码,官方提供示例,有vhdl基础的人更容易看懂,刚学习vhdl会偏难(VGA display source code, the official example, there are VHDL based people easier to understand, just learning VHDL will be difficult)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:104kb
    • 提供者:铭刻
  1. 74HC4511 7段显示译码器

    0下载:
  2. 译码器,七段显示译码器,内含波形图,测试代码和源码,以及.v文件,verilog编写,ise平台运行(Decoder, seven segment display decoder, contain waveform, test code and source code, as well as.V file, Verilog writing, ISE platform running)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:186kb
    • 提供者:doubleOlive
  1. 8层电梯控制器

    1下载:
  2. 自动电梯控制器,电梯内有八个输入按钮响应用户的上下楼层请求,并有八段数码管显示电梯当前所在楼层位置(there are eight input buttons in the elevator to respond to the user's request for going up and down the floor)
  3. 所属分类:VHDL编程

    • 发布日期:2021-03-04
    • 文件大小:1.61mb
    • 提供者:wtq0
« 12 3 4 »
搜珍网 www.dssz.com