CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 简易发生器

搜索资源列表

  1. 8位可预置的循环移位数字信号发生器、简易逻辑分析仪

    2下载:
  2. 简易逻辑分析仪的设计用源代码,为05年电子大赛2等奖作品-simple logic analyzer with the design of the source code for electronic 05 2 Prize Competition works
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:78.23kb
    • 提供者:邓勇
  1. learn_dds.基于quartus ii 9.0的简易dds波形发生器

    2下载:
  2. 基于quartus ii 9.0的简易dds波形发生器,可以产生正弦,方波,三角波,可变幅,可变频。非常适合学习使用,使用时请按自己的芯片和引脚设置,Quartus ii 9.0 Based on dds simple waveform generator can produce sine, square, triangle wave can be amplitude, frequency can be. Very suitable for learning to use, when used
  3. 所属分类:VHDL编程

    • 发布日期:2016-04-29
    • 文件大小:714.97kb
    • 提供者:陈东旭
  1. FINALWORK

    0下载:
  2. 简易信号发生器 可产生正弦波、方波、三角波、锯齿波 周期可调 verilog-Simple signal generator can produce sine, square, triangle wave, sawtooth-cycle adjustable verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:577byte
    • 提供者:tank tan
  1. RISC-CPU

    1下载:
  2. 用FPGA实现一个简易的CPU,采用精简指令集结构,每一条指令有16bit,高三位为指令操作数,后13位为地址,该CPU能实现8种指令操作,分别有HLT(空一个中期)ADD(相加操作)SKZ(为零跳过)AND(相与操作)XOR(异或操作)LDA(读数据)STO(写数据)JMP(无条件跳转指令)。cpu包括8个部件,分别为时钟发生器、指令寄存器、累加器、算术逻辑单元、数据控制器、状态控制器、程序计数器、地址多路器,各个部件之间的相互操作关系由状态控制器来控制,程序指令存放在初始rom中,本例程存放
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3mb
    • 提供者:vice
  1. vhld_fpga_box

    0下载:
  2. Verilog 编写的波形发生器,可发生正弦波,三角波,方波,可以调频-Prepared Verilog waveform generator, can occur sine, triangle wave, square wave, you can FM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:260.96kb
    • 提供者:ivan
  1. sin

    1下载:
  2. QUARTUSS||环境下的简易正弦信号发生器的设计,VERILOG 代码,用到了嵌入式逻辑分析仪-QUARTUSS | | environment simple sinusoidal signal generator, VERILOG code, use the embedded logic analyzer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.82mb
    • 提供者:sujiebin
  1. sinewave_FPGA

    0下载:
  2. 数字载波发生器,产生一个正弦波,工程中的所有模块都经过测试并运行没有任何问题,而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形,但唯一的缺点是没有滤波器,如果有人想看标准正弦波,可以自制一个简易低通滤波器进行观看,如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。-sinewave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.06mb
    • 提供者:姜国千
  1. waveform_-generator

    0下载:
  2. 简易信号波形发生器,可以产生四种波形,频率1k-20K步进可调。学习Verilog HDL的好例子。-imple signal waveform generator, can produce four waveform, frequency 1 k-20 k step can be adjusted. Learning Verilog good example of HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.17mb
    • 提供者:方芳
  1. Wave-Generators_4-kinds

    0下载:
  2. 简易波形发生器.4种波形_频率可调:1-20千赫兹。基于ECILPS开发,可用于Altera的SOPC中。-Simple waveform generator waveforms _ _4 :1-20 Adjustable Frequency kHz. ECILPS based development, can be used in SOPC of ALTERA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.16mb
    • 提供者:李寅鑫
  1. signal-generator

    0下载:
  2. 此为简易信号发生器设计,波形可选(锯齿波、三角波、方波、正弦波),幅度可选(0dB、20dB、40dB、60dB),频率可选(0-1kHz)-a signal generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:72.58kb
    • 提供者:hongyuanwa
  1. dac

    0下载:
  2. 简易函数发生器,能产生正弦波,三角波,梯形波,方波,并且可调频率和幅度值。-Simple function generator can produce sine, triangle wave, trapezoidal wave, square wave, and the adjustable frequency and amplitude values.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:31.64kb
    • 提供者:刁杰
  1. sine

    0下载:
  2. 简易的正弦信号发生器,用verilog代码写成-A simple sinusoidal signal generator, written with verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:623byte
    • 提供者:王呈威
  1. example-of-MCU

    0下载:
  2. 单片机的c语言教程:定时报警器,交通灯,密码锁,出租车计价器,频率可调的方波信号发生器,简易数字直流电压表。-Microcontroller c language tutorial: Timing alarm, traffic lights, locks, taxi meter, adjustable frequency square-wave generator, a simple digital DC voltmeter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:459.26kb
    • 提供者:孙策
  1. FPGA_VHDL_

    0下载:
  2. 简易函数发生器,EDA课程设计,产生四种波形-four wave of function generation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.05mb
    • 提供者:hui
  1. xinhao

    0下载:
  2. 简易信号发生器,可输出三种波形,递增锯齿波发生器模块,正弦波发生器模块,方波发生器模块,波形选择器模块,vhdl-Simple signal generator can output three waveforms, incremental sawtooth generator module, the sine wave generator module, a square wave generator module, waveform selector module, vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:59.04kb
    • 提供者:沈微
  1. func_gen

    0下载:
  2. 实现一个简易函数信号发生器的功能。系统上电后,默认输出低电平(无波形),默认初始频率为1KHz。波形输出频率可由开发板上的拨码开关SW0~SW3调节,可调范围为1KHz到2KHz,步进量为100Hz。波形由开发板上的DAC_A口输出。共有方波和三角波,正弦波三种波形可供选择,用户只需将开发板上的拨码开关SW6~SW7置成不同取值组合,就可以输出不同波形。其中方波的占空比可以用开发板上的按键开关BTN0~BTN1调节。系统重置按键为开发板上的按键开关BT7。另外,实验验收后我继续加入了锯齿波输出的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:87.18kb
    • 提供者:李丛阳
  1. 1

    0下载:
  2. 使用89C51单片机制作简易信号发生器,可以实现4种波形。正弦波,锯齿波,方波,三角波。信号频率1HZ—10KHZ-Use 89C51 microcontroller production of simple signal generator, can achieve four waveforms. Sine, sawtooth, square, triangle wave. Signal frequency 1HZ-10KHZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.98kb
    • 提供者:吴晓宸
  1. signal

    0下载:
  2. 简易频谱仪 256位 采用了直接数字频率合成技术(DDS)和计算机控制技术,选择美国Analog Devices公司的高度集成DDS芯片AD9851和AT89S52单片机作为控制器件,设计了一种基于DDS的程控信号发生器。用C语言进行了软件应用设计。实验结果表明,该信号发生器能较好地产生较高稳定度的激励信号,具有较高的实用价值。(Simple spectrum meter 256 bit)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:6.98mb
    • 提供者:luke28
搜珍网 www.dssz.com