CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 脉冲 采样

搜索资源列表

  1. maichongceliang

    2下载:
  2. 对于已获得的脉冲包络采样序列,需测量的脉冲特征参数主要有:脉冲幅值(PA)、脉冲到达时间(TOA)和脉冲宽度(PW)。实际测量中,脉冲波形的形状是各种各样的,但其主要的参数有脉冲幅度、脉冲宽度、脉冲周期、脉冲占空比、脉冲前沿(上升时间)、脉冲后沿(下降时间)、脉冲上冲、脉冲下冲、脉冲下垂、脉冲顶部不平度等,脉冲参数的计量主要就是对这些参数进行计量。本程序包实现基于FPGA实现脉冲宽度和重复周期的测量。-Who have access to the pulse envelope sample se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:4.62kb
    • 提供者:求学
  1. caiyang

    0下载:
  2. 采样计数程序,用于测量外加脉冲-Sample count procedures for measuring external pulse
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:235.94kb
    • 提供者:ad
  1. dianjikongzhi

    0下载:
  2. 测速是工农业生产中经常遇到的问题,学会使用单片机技术设计测速仪表具有很重要的意义。 要测速,首先要解决是采样的问题。在使用模拟技术制作测速表时,常用测速发电机的方法,即将测速发电机的转轴与待测轴相连,测速发电机的电压高低反映了转速的高低。使用单片机进行测速,可以使用简单的脉冲计数法。只要转轴每旋转一周,产生一个或固定的多个脉冲,并将脉冲送入单片机中进行计数,即可获得转速的信息。 -Speed is often encountered in industrial and agricult
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:136.07kb
    • 提供者:enjio
  1. velocity_Verilog

    9下载:
  2. 速度表(velocity)要求:1.显示汽车Km/h数;2.车轮每转一圈,有一传感脉冲;每个脉冲代表1m的距离;3.采样周期设为10s; 4.要求显示到小数点后边两位;5.用数码管显示;6. 最高时速小于300Km/h。(约为83.3m/s) -use verilog to realize velocity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:52.28kb
    • 提供者:fc
  1. lesson3-2

    0下载:
  2. 用一根导线连接在P3.2和GND之间,使P3.2为低电平。那么进入中断 既是第一个二极管闪一下 ,进而 程序继续进行 它与电平触发不一样。 总结: 若采用电平触发方式,外部中断申请触发器的状态随着CPU在每个机器周期采样到的外部 中断输入线的电平变化而变化,这能提高CPU对外部中断中断请求的响应速度。当 外部中断源设定为电平触发方式时,在中断服务程序返回之前,外部中断请求 输入必须是无效的(既变为高电平)否则CPU返回主程序之后会再次响应中断。(也即是主程序不在执行)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.4kb
    • 提供者:王伟
  1. chuankoushoufa

    0下载:
  2. 接收代码: 对接收数据的采样频率:16X9600HZ 接收代码编写思路: 首先判断起始位,没有数据传输时,起始位为“1”的状态,当有数据时起始位为“0”。因为采样的频率是通信频率的16倍,所以当连续8次(数据位正中间)采集为“0”时就认为是有数据到来。那么可以开始采集数据位,以后每隔16个脉冲采集一个数据(每个数据的正中央,不易发生畸变的部分),连续采样8次,即完成数据位的采集。最后实现串并转换。如此重复即可。(因为通信已经预约好,停止位和校验位都为“1”,不会对数据产生影响。)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:84kb
    • 提供者:ran feng
  1. basesignal

    0下载:
  2. 产生一个长为1000的二进制随机序列,“0”的概率为 0.8,”1”的概率为0.2;  对上述数据进行归零AMI编码,脉冲宽度为符号宽度 的50 ,波形采样率为符号率的8倍,画出前20个符 号对应的波形(同时给出前20位信源序列)  改用HDB3码,画出前20个符号对应的波形  改用密勒码,画出前20个符号对应的波形  分别对上述1000个符号的波形进行功率谱估计,画出 功率谱  改变信源“0”的概率,观察AMI码的功率谱变化
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.44kb
    • 提供者:王先生
搜珍网 www.dssz.com