搜索资源列表
codeofvhdl2006
- 【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
verilog_shili
- 计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）
daima
- 状态机控制AD转换模块 该模块主要实现对MAX197的控制：根据设计需要对芯片进行初始化（包括写控制字选择输入电压值范围、选择通道以及工作模式），并把通道数送指示灯显示以及用键盘控制通道号（按一下，通道号加1，同时点亮相应的指示灯，循环使用个通道）；控制状态机的工作时序，并置两次采集到的数据为12位数据输出，并经过锁存进程来锁存数据，最后从锁存器中把输出数据-The state machine controls AD and changes the module this module ma
FPGA_Design_tip
- FPGA设计技巧，锁存器与寄存器区别，状态机设计，门控时钟等-Improving Performance in Complex Programmable Logic Devices (CPLDs) with the FPGA Express Software
AD_TLC5510
- 用TLC5510实现高速A/D采样。用状态机的方法实现，在状态st0，给A/D一个采样时钟adck的上升沿，同时锁存A/D的输出-Using TLC5510 high-speed A/D sampling. The method used to achieve a state machine, in the state st0, to A/D sampling clock adck a rising edge of, and latched A/D output
vhdl
- VHDL的常见实例。包括状态机等，锁相环等。可以作为编程参考。-vhdl codes and is useful with egs
statemaschine
- 5状态状态机，1为计数器，2为锁存器，3为向上加一，4为向下减3,5为停止技术在输出为10的时候-5 state state machine, 1 counter, latch 2, 3 plus one up, 4 down to minus 3,5 to stop technology, when the output is 10
suocunqi
- 锁存器机及其激励内容包含锁存器程序及其激励程序朗朗上口-latch and it s jili prosursor，very good simulation,useful ziliao
mimasuo
- 数字密码锁设计 基本要求： （1）开锁密码为四位十进制数。（2）按任意一个键后，系统进入等待状态，显示0000，此时若按密码输入键就将此刻外接四位输入数据线线上的一个十进制数字读入，将先前输入的数据左移一位，最末位加入刚输入的数据后显示，读入数字超过4个时，只保留最近输入的四个数；若按一下删除键可以消除刚输入的数字，数据右移一位，高位补0。若按确认键，将读入的4位数字与系统密码比较，正确的话开锁，数码管都显示“P”，不正确就显示“E”,拒绝开锁。（3）连续尝试3次没有能开锁进入死锁状态，拒绝
VHDLBasicExperimentSJTU
- 上海交大几个基础VHDL 实验的代码,包括分频器，计数器，七段计数器，状态机，锁存器等-Shanghai Jiaotong University and a few experiments of basic VHDL code, including the frequency divider, timer, seven segment counter, state machines, latches, etc.
verilog
- verilog HDL 入门学习的源代码。 包括双向语法，计数器，状态机，锁存器，uart等-Introduction to learning verilog HDL source code. Including two-way grammar, counters, state machines, latches, uart, etc.
VHDLfre
- 四位十进制频率机，自动测频，锁存，清零功能-Four decimal frequency machines, automatic frequency measurement, latch, clear function
verilog
- 本文档设计了1光栅位移传感器信号的接收、光栅位移传感器信号的整形及电平转换电路设计，用Verilog HDL描述了锁相倍频细分和零位信号处理电路。利用FPGA实现光栅位移系统与上位机接口的电路原理框图-This document designed a grating displacement sensor signal reception, grating displacement sensor signal shaping and level conversion circuit design