CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - HOPPING

搜索资源列表

  1. dds_quicklogic

    0下载:
  2. 高手写的VHDL源码,实现DDS跳频器功能 请大家多提意见-experts write VHDL source code, the frequency-hopping DDS functionality Please speak up
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:24.84kb
    • 提供者:duyi
  1. weishujituanfashengqishejishili

    0下载:
  2. 伪随机图案发生器设计实例,也是可以拿来用的,扩频和跳频通信有用-pseudo-random pattern generator design examples, and can be used with the frequency hopping spread spectrum communication and useful
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.45kb
    • 提供者:sunny_girl
  1. top

    0下载:
  2. FPGA程序的top.v文件,主要实现DDS信号发生器功能,通过定时器,可简单实现输出幅值无极跳变-FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.93kb
    • 提供者:陈剑
  1. FPGADDS

    0下载:
  2. 基于FPGA的DDS信号发生器的简单实现。DDS(直接数字合成)是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合快速跳频通信的要求。 -FPGA-based signal generator DDS simple to achieve. DDS (direct digital synthesis) is a rapidly in recent years developed a new method of frequency sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:9.67kb
    • 提供者:洪利平
  1. manchester-code

    0下载:
  2. 曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0,低→ 高的跳变表示为1。每个码元中间都要发生跳变,接收端可将此变化提取出来作为同步信号,使接收端的时钟与发送设备的时钟保持一致-Manchester coding techniques that use voltage changes in 0 and 1. Provisions in the middle of each symbol hopping happen. High → low hopping
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:88.68kb
    • 提供者:魏伟
  1. DS_FH

    0下载:
  2. 扩跳频通信在QUARTUS7.0开发环境下的VHDL源程序及总体框图实现-Frequency-hopping communication QUARTUS7.0 expanded development environment in the VHDL source code and the achievement of the overall block diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.17mb
    • 提供者:Rebecca
  1. data_transmission

    0下载:
  2. 并行数据流转换为一种特殊的串行数据流 重点在通信协议的实现上 注意同一时钟驱动几个信号时,若信号需要分别使用跳变沿或电平有效,那么分别用时钟的不同沿进行驱动-Parallel data streams into a special kind of serial communication protocol data stream focuses on the realization of the same clock-driven attention to a few signals,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:444.43kb
    • 提供者:luosheng
  1. FHSSTX

    0下载:
  2. Frequency Hopping Spread spectrum...Transmitter section
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:8.43kb
    • 提供者:Thirumal
  1. fhss_PROJECT

    0下载:
  2. presentation on frequency hopping spread spectrum
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:95.43kb
    • 提供者:murari
  1. FSK_DEMOUDULATION

    1下载:
  2. 电力线通信跳频技术中的FSK调制,FPGA实现-Powerline Communication FSK modulation frequency hopping technology, FPGA realization
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-08
    • 文件大小:3.28mb
    • 提供者:任会芬
  1. plj

    0下载:
  2. 时钟分频器原理与实现,计数跳变的频率和加减模式可实时变化,通过Nano实验板上的LCD显示器显示。计数频率、加减选择和初始化操作通过板上的拨动开关和Reset按钮实现。-Principle and Implementation clock divider, counting and addition and subtraction frequency hopping mode changes in real time, through the LCD display panel show Nan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:799.39kb
    • 提供者:范鹏
  1. time_check

    0下载:
  2. 通信主从机双向系统时钟同步,用于扩频、跳频等。由从机发起时间校准请求,主机回复时间信息,达到主从机的时钟同步。-Slave two-way communication between the host system clock synchronization for spread spectrum, frequency hopping and so on. Initiated by the slave time alignment request, the host response time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.41kb
    • 提供者:散散
搜珍网 www.dssz.com