CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Reverse

搜索资源列表

  1. reverse

    0下载:
  2. vhdl实现对直流电机的控制
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1779
    • 提供者:呵呵
  1. VHDL

    0下载:
  2. PWM控制就是产生一定周期,占空比不同的方波信号,当占空比较大时,电机转速较高,否则电机转速较低。当采用FPGA产生PWM波形时,只需FPGA内部资源就可以实现,数字比较器的一端接设定值输出,另一端接线性递增计数器输出。当线性计数器的计数值小于设定值时输出低电平,当计数器大于设定值时输出高电平,这样就可通过改变设定值,产生占空比不同的方波信号,从而达到控制直流电机转速的目的。 直流电机控制电路主要由2部分组成,如图1所示:  FPGA中PWM脉宽调制信号产生电路; &
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:37426
    • 提供者:袁玉佳
  1. Flashcontrollerxilinx

    0下载:
  2. Single power supply operation — Full voltage range: 2.7 to 3.6 volt read, erase, and program operations — Separate VCCQ for 5 volt I/O tolerance n Automated Program and Erase — Page program: 512 + 16 bytes — Block erase: 8 K + 256 bytes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:847635
    • 提供者:enyou
  1. analogue-digi-ana-converter

    0下载:
  2. design and implementation of a format conversion system on the Altera NIOS board(QUARTUS) which reads an analogue input, converts it into digital data, and then does the reverse conversion back into analogue format. This will be done by taking an ana
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1398520
    • 提供者:ak
  1. light

    0下载:
  2. 汽车尾灯控制电路,一共有七个状态,数电设计实验的作业,左转,右转,刹车,倒车,左转刹车,右转刹车,正常行驶。-Automobile taillight control circuit, a total of seven states, several electric design of the experiment operations, turn left, turn right, brake, reverse, turn left brake, right brake, normal dr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:261747
    • 提供者:Stone Lei
  1. VHDL-dianti

    0下载:
  2. 高楼电梯自动控制系统(Windows平台上运行的ispLEVER编程软件。 ): 1统控制的电梯往返于1-9层楼。 2客要去的楼层数可手动输入并显示(设为A数)。 3梯运行的楼层数可自动显示(设为B数)。 4A>B时,系统能输出使三相电机正转的时序信号,使电梯上升; 当A<B时,系统能输出使三相电机反转的时序信号,使电梯下降; 当A=B时,系统能输出使三相电机停机的信号,使电梯停止运行并开门; 5是上升还是下降各层电梯门外应有指示,各层电梯门外应有使电
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:34734
    • 提供者:
  1. Shannon-expansion-of-Boolean-logic

    0下载:
  2. 香农扩展即布尔逻辑扩展,是卡诺逻辑化简的反向运算。香农扩展相当于逻辑复制,提高频率;而卡诺逻辑化简相当于资源共享,节约面积-Shannon expansion of Boolean logic or extension, is simply the reverse Carnot logical operations. Shannon expansion is equivalent to the logical replication, increased frequency and simpl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:41658
    • 提供者:李拉
  1. Example-5-8

    0下载:
  2. 香农扩展运算 香农扩展即布尔逻辑扩展,是卡诺逻辑化简的反向运算。香农扩展相当于逻辑复制,提高频率;而卡诺逻辑化简相当于资源共享,节约面积-Extended Operations Shannon Shannon expansion of Boolean logic or extension, is simply the reverse Carnot logical operations. Shannon expansion is equivalent to the logical replic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:39653
    • 提供者:林立
  1. Serpar

    0下载:
  2. A serial to parallel converter is somewhat the reverse of the operation of parallel to serial converter. The data comes serially from the input port SERIN. The parallel data is output from DOUT port. Output port DRDY is asserted ‘1’ when the start bi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:681
    • 提供者:riadh
  1. WASH

    0下载:
  2. VHDL编写的模拟洗衣机程序,能正转20s,暂停10s,反转20s,暂停10s,可能设定要运行的初始时间!-Washing machine simulation program written in VHDL, can forward 20s, pause 10s, reverse 20s, pause 10s, may set the initial time to run!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:385733
    • 提供者:liuyong
  1. bujindianji

    1下载:
  2. 刚刚写的verilog控制步进电机的程序,步进电机是4相8拍的,三个按键控制,分别是正转、反转、复位键。QQ942954258-Just write the verilog stepper motor control program, 4-phase stepper motor is a 8 shot, three button control, respectively, forward, reverse, reset button. QQ942954258
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:303354
    • 提供者:谷向前
  1. dujingdianji

    0下载:
  2. 步进电机控制器设计,可以实现步进电机正转和反转控制及其速度的控制,同时实现步数的控制。-Stepper motor controller designed to achieve the stepper motor control and forward and reverse speed control, while the number of steps to achieve control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:102927
    • 提供者:李亚军
  1. rotW

    0下载:
  2. Rotating Wheel is a simple digital circuit which makes use of a Seven Segment Display (SSD). It causes a continuous clockwise/anticlockwise movement of the SSD segments. Also, the circulatory movements are made more realistic by providing momentary o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:5842
    • 提供者:smartysam
  1. fujie_78

    0下载:
  2. 利用Quartus ii实现的两路数据按位复分接,使用Verilog语言编程。两路数据码率都同为78Kb/s,复接后的合路速率为156Kb/s,加帧头后的速率变为160Kb/s.分接端为上述流程的逆过程。-Implemented using Quartus ii two-bit multiplexed data by tapping, using Verilog language programming. Two-way data rate are the same as 78Kb/s, aft
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7346204
    • 提供者:biyuming
  1. 1v1dTX

    0下载:
  2. 实现1路视频采集,1路反向数据,发射端源码, 采用8b10b编码。-To achieve a video capture, 1 reverse data transmitter source, Using 8b10b code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:103665
    • 提供者:wzx
  1. exp2

    0下载:
  2. 流水灯的实验,正转反转等功能,实现流水灯顺序亮灭。-Light water experiments, are forward reverse function, water lamp light off sequentially. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:53425
    • 提供者:zhaorongjian
  1. frequency-and--fft

    0下载:
  2. 包含频谱分析器中的频率采样部分,FFT倒序部分的NIOSII程序。-Contains the frequency sampling part of the spectrum analyzer, FFT the reverse order part NIOSII of the program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:2324
    • 提供者:冯可
  1. clock

    0下载:
  2. 基于FPGA平台,通过数码管显示完成秒表的功能。通过按键,可实现从0到99的正向计数或反向计数。-FPGA-based platform, through the digital display to complete the stopwatch function. Through the key, can be realized from 0 to 99 counts forward or reverse counting.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:13991
    • 提供者:马飞
  1. mux4_with_en

    0下载:
  2. 带有使能端的4输入数据选择器,S0, S1, S2, C0, C1为输入,C1,C2为使能输入,P, Q, R, T为输出,c1c2=00时输出全为0,c1c2=01时输出全为1,c1c2=10时数据选择,c1c2=11时输出是c1c2=10时的反。-4 with Enable input data selector, S0, S1, S2, C0, C1 as input, C1, C2 an enable input, P, Q, R, T as an output, c1c2 = 00 a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:384020
    • 提供者:li
  1. DanceMachine

    0下载:
  2. 1. 开机放背景音乐;当得分打破记录时放胜利音乐;当跳舞机两次按键都正确时,放所对应的乐音; 2.有简单和困难两种级别,二者差别在于标志下落速度的快慢。 3.有三首被选歌曲可供挑选; 4.“正反键”功能。绿色标志为正常输入,红色标志为反向输入,即必须输入与屏幕显示方向相反的方向才有效果。 5.两次输入确认功能。第一次要输入正确的方向键,在方向键输入正确以后,输入代表音高的数字键,输入正确扬声器才能放音。 6.比较识别范围。两条分割线控制输入的时机。第一次输入,操作者只需在标志
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:763807
    • 提供者:llx
« 12 »
搜珍网 www.dssz.com