CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - SIMPLE

搜索资源列表

  1. simple h264 vhdl encoder

    1下载:
  2. simple h264 encoder,source code and test code in vhdl,简单h264 硬件编码器,源代码及测试,vhdl语言
  3. 所属分类:VHDL编程

  1. simple clock

    0下载:
  2. A simple clock with VHDL code.
  3. 所属分类:VHDL编程

  1. 5

    0下载:
  2. simple code based on verilog shifter , cla ,clg , ALU ,PC, decoder , tb_top
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:16.32kb
    • 提供者:Tera
  1. FPGA_FIFO

    0下载:
  2. 使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据, FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。-Prepared by the use of Verilog synchronous FIFO, through the setup program in the FIFO depth DEPTH settings, FIFO_WRITE_CLOCK rising
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.29kb
    • 提供者:张键
  1. CuFIFO

    0下载:
  2. fifo的vhdl代码,比较简单,适合初学。-fifo the VHDL code, is relatively simple, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.73kb
    • 提供者:billfan
  1. 61EDA_D1051

    0下载:
  2. 用VHDL编写的计算器:能实现简单的加减乘除四则运算-Prepared using VHDL calculator: to achieve simple addition and subtraction, multiplication and division four computing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:24.14kb
    • 提供者:缺打打
  1. PROCESSOR

    0下载:
  2. PROCESSOR is a design with simple microprocessor implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:92.65kb
    • 提供者:leiyu
  1. verilog_design_a_simple_cpu

    0下载:
  2. 用verilog设计一个简单的cpu系统-Verilog design with a simple cpu system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:713.33kb
    • 提供者:jiangp
  1. VHDL04

    0下载:
  2. 4位微处理器系统的顶层描述代码,本人亲自测试,代码很简单。明了。内容无毒。放心下载使用-4 top-level descr iption of the microprocessor system code, I personally tested the code is very simple. Clear. The content of non-toxic. Download ease the use of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:908byte
    • 提供者:yanyinhong
  1. miniuart.tar

    0下载:
  2. 用VHDL描述的简单UART接口,能正确实现简单的功能-VHDL descr iption with a simple UART interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.58kb
    • 提供者:elvis
  1. uart-vhdl-testbench

    0下载:
  2. simple uart vhdl behavioural model (package) vhdl testbench example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.86kb
    • 提供者:Mark
  1. cpu

    0下载:
  2. 设计以及基本的CPU,至少包括四个基本单元,控制单元,内部寄存器,ALU和指令集-The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its perf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.09mb
    • 提供者:mollyma
  1. processor

    0下载:
  2. The purpose of this project is to design a simple Processor Unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:914.49kb
    • 提供者:fahian ahmed
  1. perjoko_ting_ting

    0下载:
  2. Simple Microprocessor built with XILINX ISE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.01mb
    • 提供者:matsuri
  1. Microprocessor_load_store

    0下载:
  2. Implementation of a simple microprocessor having a load-store architecture.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:100.55kb
    • 提供者:Alaa
  1. verilog_calculator

    1下载:
  2. 用verilog编写的简易计算器代码。通过一位全加器组成电路,可以实现加法、减法和乘法,并在七段数码管上显示出十进制的结果。-Simple calculator with code written in verilog. Composed by a full adder circuit, can add, subtract and multiply, and in the seven-segment LED display on the decimal result.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:15.55kb
    • 提供者:刘涛
  1. Simple-computer-design

    0下载:
  2. Simple computer design and implementation 简单计算器的设计与实现-Simple computer design and implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:155.34kb
    • 提供者:liu
  1. UART

    0下载:
  2. This vhdl code has a simple implementation of an UART receiver. This code was generated march 2011 as a universuty project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.49kb
    • 提供者:plcpe
  1. Simple-VHDL-tutorial

    0下载:
  2. VHDL simple tutorial Farsi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:366.6kb
    • 提供者:siavosh
  1. vlsi_MP3

    0下载:
  2. VLSI Design Laboratory A simple MP3 player design using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:337kb
    • 提供者:shahin
« 12 3 4 5 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com