搜索资源列表
low_cost_lcd
- niosII基础上实现的嵌入式网络驱动，niosII基础上实现的嵌入式网络驱动-niosII based on the embedded network drive, niosII based on the embedded network drive
03.EDK8.2
- 使用xilinx virtex4芯片，设计环境为EDK，其中包含uart,片外sram操作，flash操作，DDR SDRAM操作，MAC自发自收，audio，video等试验-Xilinx virtex4 use chip design environment for the EDK, which contains the uart, chip sram operation, flash operation, DDR SDRAM operation, MAC spontaneous self-
Digital_video
- 配合DSP做的例子，前段视频采集和转换后， 通过切换SRAM中的数据到DPS后端处理和FPGA采集操作，具有 一般通用性，更重要的是测试代码丰富，加深理解-DSP to do with the example of the preceding video capture and conversion, the SRAM through the switch to DPS data processing and FPGA back-end collection operation, a g
4559939-VGA-Video-Signal-Generation
- source code VGA for Xilinx FPGA Spartan 3E
vga2
- VHDL code for UP2 board of Altera, that generate a video signal to VGA port.
DE2_70_TV
- 基于NIOS II的电视视频处理工程文件，很完整。-NIOS II on TV video processing project file, it is complete.
DE2_LCM_TV_NTSC
- DE2上的基于FPGA视频开发资料第二部分-DE2 video
pcc_pal
- 标准PAL视频显示 条码 图文 字符-Bar code standard PAL video display graphic characters
My_video
- 其于FPGA视频方面的项目文件.. 如果用FPGA做视频方面的项目,绝对有很大帮助...程序容易读懂.-Its projects in the areas of FPGA video file .. If you use FPGA to do video projects, absolutely great help ..
61EDA
- 分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案， 针对视频解码芯片 ADV7181B，实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成本低、易于集成等优点-Analysis of a varie
auk_sdsdi
- 用于FPGA设计的代码（Verilog代码），在FPGA设计中的高速串并转换，时钟提取，对齐处理等功能-for FPGA design ,written by Verilog HDL the functions include SERDES , CDR and so on
example1
- 本例程属于独立实验，主要是让大家熟悉一下VHDL 语言基本语法，这是比较简单的 程序了。实现一个将时钟信号clk 十分频的功能，可以通过波形仿真来看效果。 波形仿真的过程可以参考视频“波形仿真.exe”文件，有比较详细的操作方法。其实 在例程的项目中已经包含了波形仿真文件，大家可以直接仿真，观察结果。 -This routine is an independent experiment is designed to allow you familiarize yourself
MAIN_TX_V10
- 8路视频光端机的VHDL源码，此硬件使用以太网的SERDES 借用TBI接口传输PCM视频信号。-8-channel video PDH in VHDL source code
MAIN_RX_V10
- 8路视频光端机 接收侧 VHDL源码，使用了千兆以太网SERDES芯片，基于TBI接口的PCM视频传输。-8-Channel Video Optical Receiver side of VHDL source code, using the Gigabit Ethernet SERDES chip, based on the TBI interface PCM video transmission.
F7-2VT-1DR
- 2路视频光端机的，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES-2-way video PDH' s, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
zhuahang1
- ad9983的检测视频信号的code及其project 用的是xilinx 的virtex4 但不包括I2C-ad9983 test video signal code and the project using a xilinx the virtex4 but does not include I2C
SOPCNIOS
- 周立功sopc教程的视频资料，适合广大自学者学习-ZLG sopc video tutorial is suitable for the general self-learners to learn
CPLD
- 天祥视频中的所有程序，希望能对爱好CPLD编程的人有所帮助-Tienhsiang video in all programs, hoping to those who love CPLD programming help
2
- 用FPGA替代DSP实现实时视频处理用FPGA替代DSP实现实时视频处理-Alternative DSP with FPGA to achieve real-time video processing using FPGA for real-time video processing alternative to DSP
FPGA2
- 华清远见FPGA 第2讲、FPGA设计入门2 视频-Huaqing vision FPGA Part 2, FPGA design entry-2 video