搜索资源列表
clock
- 多功能数字钟Verilog HDL的源码，能够整点报时，报整点数，设定任意时刻闹钟，低音高音两种频率。-Multi-function digital clock Verilog HDL source code, set the alarm clock at any time, bass treble two frequencies. It s for FPGA.
top_clock
- VerilogHDL编译基本功能具有“秒”、“分”、“时”计时功能，小时按24小时制计时。具有校时功能，能对“分”和“小时”进行调整。扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。 定时控制，其时间自定； 可任意设定时间的闹钟 自动报整点小时数 小时显示：可切换12小时/24小时显示-VerilogHDL compile the ba
digital-clock
- 此数字钟具有时，分，秒计时并显示功能； 2.能进行24/12小时制计时模块的切换； 3.具有校时，清除功能，能对时，分，秒进行调整； 4.具有整点报时功能：在59分51秒，59分53秒，59分55秒，59分57秒发出低音256HZ信号，在59分59秒发出一次高音1024HZ信号，音响持续一秒钟，在1024HZ音响结束时刻即为整点； -This digital clock with hours, minutes, seconds, chronograph and display
baoshi
- （1）当计时器运行到59分49秒开始报时，每名叫1s就停叫1s，共鸣叫6响，前5响为低音，频率为740Hz；最后一响为高音，频率为1KHz； （2）至少要有分秒显示。 -(1) when the timer operation to 59 49 seconds to strike the start point, each named 1 s stop call 1 s, resonance that six ring, before 5 ring for bass, frequency
guangbobaoshi
- （1）当计时器运行到59分49秒开始报时，每名叫1s就停叫1s，共鸣叫6响，前5响为低音，频率为740Hz；最后一响为高音，频率为1KHz； （2）至少要有分秒显示-) when the timer operation to 59 49 seconds to strike the start point, each named 1 s stop call 1 s, resonance that six ring, before 5 ring for bass, frequency for 7
dianziqin
- 基于Quartus II+VHDL开发的一个电子琴，具有乐谱显示，高低音指示功能。完整工程包，已经验证成功-Quartus II+ VHDL based on the development of a music keyboard, with music show, high bass instruction function. Complete engineering bag, proven successful
m60
- 数字钟(for DE2 开发板) 1.‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。 2. 手动校时、校分、校秒的功能。 3．定时与闹钟功能，能在设定的时间发出闹铃声。 4．进行整点报时。从59分50秒起，每隔2秒钟发出一次低音“嘟”的信号，连续5次，最后一次发出高音“嘀”的信号，此信号结束即达到整点。 5、一个秒表，最低位1 秒、60秒，手动停止，手动重置。 6、一个倒计时，显示小时、分钟、秒，可设置时间。 -Decimal digital
fenpinqi
- 模拟分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放。之所以这样做，是因为任何单一的喇叭都不可能完美的将声音的各个频段完整的重放出来。-The analog divider speakers within a circuit device to the input analog audio signal is separated into different parts of the treble, alto,
EDA-Clock
- 基本功能： 1、输入1KHZ的时钟； 2、能显示时、分、秒，24小时制； 3、时和分有校正功能； 4、当计时器运行到59分49秒开始报时，每鸣叫1s就停叫1s，共鸣叫6响；前5响为低音，频率为500HZ；最后一响为高音，频率为1KHZ； 5、可设定夜间某个时段不报时； 6、设定闹钟。 -Basic functions: input 1kHz clock 2, display hours, minutes, seconds, 24-hour clock 3, hou
a
- 简易电子琴演奏器的VHDL实现 本实验实现了简易的电子琴演奏，包括自动和手动演奏。 输入为BTN0~BTN6，代表1~7共7个音符。音高可切换低中高音，用两个拨码开关控制：“00”为低音，“10”或“01”为中音，“11”为高音。一个拨码开关切换收动/自动。一个开关控制存储（播放存储）/不存储。一个按键clr复位。 输出为8*8点阵、两个数码管（显示音高和字符）、蜂鸣器。 具体功能： 当切换至手动模式时，根据手动按键播放音乐并显示。此时若存储开关置1，当前播放音符被存储，采样
2
- 设计一个具有时、分、秒计时的电子钟，按24小时计时。要求： （1）数字钟的时间用六位数码管分别显示时、分、秒； （2）用两个控制键，对数字钟分别进行分、时校正； （3）具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时，发出4声500Hz低音，在59分59秒时发出一声1kHz高音，它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 （4）具有定时闹钟功能，且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分；闹铃信号为500Hz和1kHz的方波信号，两