CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - cb

搜索资源列表

  1. xapp930

    0下载:
  2. RGB to Y CB CR conversion source code in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:45687
    • 提供者:niki
  1. cb

    0下载:
  2. 实现串并转换,非常好用的,已经经过仿真验证的,可以通过。-String and convert to achieve, very easy to use, has been verified by simulation, you can.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:64645
    • 提供者:yangxiao
  1. FPGA-verilog

    0下载:
  2. 网上很有名的CB fpga大神的杰作,很是值得参考,适合入门者-Online very famous CB fpga great god s masterpiece
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1361101
    • 提供者:caohongze
  1. blank

    0下载:
  2. 监控摄像头传入数据,通过芯片TVP5150转换成数字信号,其中sav_check.vhd检测帧头,converter.vhd将信号转换成Y,Cb,Cr格式,最后write_blank.vhd重新组建完整数字信号,最后通过ADV7171转成模拟信号输出到监视器上。这中间,可以对Y做各种图像处理,如滤波处理,均衡处理,只需要在converter之后添加处理文件即可。-Surveillance camera incoming data through the chip TVP5150 converte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6581326
    • 提供者:丁会
  1. SDI_controller

    2下载:
  2. 项目:用到FPGA驱动GV7600输出SDI信号,输出分辨率1920*1080p,首先,了解GV7600芯片的特性功能,按照bt1120协议传输10位Y,Cb,Cr数据;其次,我的项目中用的是10位通道分时复用传输Y,Cb,Cr数据;配置引脚很重要,当初verilog代码写好了,因为硬件引脚配置错误,导致调试一直不通;同时,sof文件也要一直更新(Based on FPGA to design the drive controller of GV7600)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-09-13
    • 文件大小:2596864
    • 提供者:Davemissyou
搜珍网 www.dssz.com