CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - computational

搜索资源列表

  1. Realization_of_FPGA_for_LDPC_encoding

    0下载:
  2. 低密度奇偶校验码(简称LDPC码)是目前距离香农限最近的一种线性纠错码,它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵,来降低编码的复杂度,同时研究利用大规模集成电路实现LDPC码的编码.在ISE 8.2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程,为LDPC码的硬件实现和实际应用提供了依据-Abstract:Low.density parity·check code(LDPC code)is a kind of linear eror
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:162.4kb
    • 提供者:秦小星
  1. 1-D-DWT_verilog-code

    0下载:
  2. Image compression is one of the prominent topics in image processing that plays a very important role in reducing image size for real-time transmission and storage. Many of the standards recommend the use of DWT for image compression. The compu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.41mb
    • 提供者:jeason
  1. xiangduidingxiang

    0下载:
  2. 相对形象的程序,解决摄影测量的计算问题,很方便的程序-Relative to the image of the program, to solve computational problems photogrammetry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:8.3kb
    • 提供者:孙晓刚
  1. tnn7_code_201212141110

    2下载:
  2. 人脸检测与跟踪是一个重要而活跃的研究领域,它在视频监控、生物特征识别、视频编码等领域有着广泛的应用前景。该项目的目标是在FPGA板上实现实时系统来检测和跟踪人脸。人脸检测算法包括肤色分割和图像滤波。通过计算被检测区域的质心来确定人脸的位置。该算法的软件版本独立实现,并在matlab的静止图像上进行测试。虽然从MATLAB到Verilog的转换没有预期的那样顺利,实验结果证明了实时系统的准确性和有效性,甚至在不同的光线、面部姿态和肤色的条件下也是如此。所有硬件实现的计算都是以最小的计算量实时完成的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:62kb
    • 提供者:合发
  1. ying_v85

    0下载:
  2. Chaos indicator for Lyapunov index calculation, Spectral methods of computational fluid dynamics flow of some of the overall stability of the phenomenon, Part of the license plate recognition locator feature.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:5kb
    • 提供者:jingkengqun
  1. hj737

    0下载:
  2. Is a practical method of path planning, Spectral methods of computational fluid dynamics flow of some of the overall stability of the phenomenon, Modeling and simulation pwm rectifie.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:6kb
    • 提供者:fiemunbaoman
  1. RS(204,188)译码器的设计

    0下载:
  2. RS(204,188)译码器说明 原文件: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_po
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-09-18
    • 文件大小:15kb
    • 提供者:HelloFrank0
搜珍网 www.dssz.com