CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - cpu ip

搜索资源列表

  1. xsoc-beta-093

    0下载:
  2. This free cpu-ip! use verilog
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.19mb
    • 提供者:王军
  1. mlite.tar

    0下载:
  2. Plasma IP Core 你可以利用这个组件在FPGA中设计MIPS结构的CPU -Plasma IP Core You can use this component in FPGA design the structure of MIPS CPU
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:98.01kb
    • 提供者:xinyang
  1. mc8051-VHDL

    0下载:
  2. VHDL实现 8051 CPU核 Oregano Systems 8-bit Microcontroller IP-Core-VHDL 8051 CPU nuclear Oregano Systems 8-bit Mic rocontroller IP-Core
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:599.61kb
    • 提供者:陈同
  1. i211_001

    0下载:
  2. Dallas 1-Wire ip 非常有用,不占用CPU的时间.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.22kb
    • 提供者:hjy
  1. RISC_CPU

    0下载:
  2. RISC CPU IP CORE 可以用于直接的工程开发应用 有详细的说明书
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:561.4kb
    • 提供者:毋杰
  1. risc cpu

    0下载:
  2. 一个很好的16位cpu ip内核,用quartus写的
  3. 所属分类:VHDL编程

    • 发布日期:2010-12-19
    • 文件大小:5.75kb
    • 提供者:kingkoyan
  1. pic10_verilog

    3下载:
  2. 用verilog实现了PIC10系列单片机的IP核,代码基本来自一篇国外的文章《A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation》,对一部分进行了改进,主要包括对原文中有一些不可综合的@(posedge clk)语句的改写,使其能通过quartus的编译和综合,并且对跳转部分增加了比较多的注释,这篇文章写得非常好,感谢这篇文章的作者John Gulbrandsen先生,这篇文章让我学到了很多
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-10
    • 文件大小:3.3mb
    • 提供者:panpan
  1. freerisc8_11

    0下载:
  2. 一个基于VHDL 的简单8位CPU的IP core核心代码-VHDL based on a simple 8-bit CPU core code of the IP core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:269.13kb
    • 提供者:wfs
  1. cpu86

    0下载:
  2. CPU86 8086. IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:426.21kb
    • 提供者:Tru
  1. SCCIISPEC

    0下载:
  2. 国产32位cpu,ssx45芯片的datasheet,这款芯片内嵌国产ssf33算法和scb2算法的ip核-ssx45 chip datasheet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.19mb
    • 提供者:he
  1. AIC23IP

    0下载:
  2. AIC23的IP核,提供NIOS CPU与FPGA 的通信方式-AIC23' s IP core, providing NIOS CPU means of communication with the FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.32kb
    • 提供者:eric
  1. IP-code(8051-cpu-jtag-vga_lcd-i2c)

    0下载:
  2. ip核源码,包含8051,cpu,jtag,vga_lcd,i2c,使用vhdl语言编写,-ip nuclear source, including 8051, cpu, jtag, vga_lcd, i2c, using vhdl language,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.23mb
    • 提供者:fanglong
  1. 32bit-RISC-CPU-IP

    1下载:
  2. 使用Verilog语言实现的RISC精简指令集CPU IP核,该CPU具有32位数据宽度,5级流水线结构和指令预判和中断处理功能,适合Verilog语言深入学习者参考。-Using the Verilog language implementation of RISC Reduced Instruction Set CPU IP cores, the CPU has a 32-bit data width, 5-stage pipeline structure and instruction p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:32.53kb
    • 提供者:张秋光
  1. Intel8086-IP-core

    0下载:
  2. intel 8086 cpu IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:247.13kb
    • 提供者:jerryzhang
  1. Z80SoC

    0下载:
  2. Z80 CPU IP CORE,and a system on chip used Z80 processor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:341.48kb
    • 提供者:jerryzhang
  1. DW8051

    0下载:
  2. dw8051 verilog 源代码,包括cpu的各个模块定义,实现。可综合IP软核-dw8051 verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:66.54kb
    • 提供者:王彬
  1. LatticeMico8_v3_1_VHDL

    0下载:
  2. LATTICE 公司的开放的8位CPU核.-Open 8bit cpu IP from Lattice.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.34mb
    • 提供者:史永强
  1. alu1

    0下载:
  2. 本文是基于vhdl的8位cpu ip core设计alu-This article is based on the 8 vhdl cpu ip core design alu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:408.73kb
    • 提供者:guogengjuan
  1. 自己动手写CPU

    2下载:
  2. ? Code文件夹 提供了本书每一章涉及的OpenMIPS源代码、测试程序。 ? Tools文件夹 提供了GNU工具链的安装文件,以及一个小工具Bin2Mem.exe,该工具用来将二进制数文件转化为可以用于ModelSim仿真的格式。 ? Doc文件夹 提供了本书使用的一些IP核的说明手册,包括UART控制器、SDRAM控制器、GPIO模块等。还提供了FPGA开发平台DE2的说明手册。(Code folder Provides the OpenMIPS source code and
  3. 所属分类:VHDL/FPGA/Verilog

  1. RX_IP_Source

    0下载:
  2. 串口接收ip核,配合 nios 使用,减少cpu资源开支。(uart receive TX_IP_Source)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:12kb
    • 提供者:haohmf
« 12 »
搜珍网 www.dssz.com