CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - fenpin

搜索资源列表

  1. fenpin(vhdl)

    0下载:
  2. 使用VHDL编写的分频程序,能进行任意次的偶数分频,程序简单易懂,供 初学者参考-prepared by the use of VHDL-frequency procedures can make even the random frequency, the procedures are simple and easy to understand. reference for beginners
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:150.48kb
    • 提供者:黄鹏飞
  1. fenpin

    0下载:
  2. 分频器,自己尝试编辑的,20和40分频,可以
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:90.99kb
    • 提供者:谢小川
  1. fenpin

    0下载:
  2. 利用verilog语言,设计分频器,很不错的参考资料
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:282.97kb
    • 提供者:杜菲
  1. fenpin

    0下载:
  2. 好的分频器设计程序,有三个,二分频,八分频随便改,比较实用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.42kb
    • 提供者:李丽
  1. 半整数分频器的实现(verilog)

    0下载:
  2. 半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!,fen pin qi
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-24
    • 文件大小:67.35kb
    • 提供者:吕双
  1. fenpin

    0下载:
  2. FPGA的一个分频程序,FPGA时钟频率问100MHz,进行100000000分频。-A sub-frequency program FPGA, FPGA clock frequency asked 100MHz, for 100 million frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.55kb
    • 提供者:陶志颖
  1. fenpin

    0下载:
  2. 此程序是用硬件描述语言VHDL编写的分频程序,实现了不同的频率输入。-This procedure is the preparation of hardware descr iption language VHDL sub-frequency procedures, to achieve a different frequency input.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.85kb
    • 提供者:于贵贤
  1. fenpin

    0下载:
  2. 此为EDA设计的分频器模块。可以实现三种不同的频率信号,可以通过使用者自由设置频率大小-This is the design of the divider module EDA. Can achieve three different frequency signals, users can freely set the frequency of the size of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:203.58kb
    • 提供者:lj
  1. fenpin

    0下载:
  2. 分频器 8分频器 50 已经测试 可以用 代码可更改-Divider divider 8 has 50 percent can be used to test the code can change
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:101.6kb
    • 提供者:杨兴华
  1. fenpin

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.56kb
    • 提供者:qian
  1. fre_fenpin

    0下载:
  2. 一款非常实用的任意分频软件,可以产生代码在quartus ii 中使用,可调占空比,可以预览产生的图形-A very useful frequency of arbitrary software code can be used in the quartus ii, adjustable duty cycle, you can have a graphical preview
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:931.19kb
    • 提供者:陈东旭
  1. fenpin

    0下载:
  2. 时钟分频器,初学者可以下载学习,效果比较好-Clock divider, beginners can download the study results were quite good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.92kb
    • 提供者:huangdunyin
  1. fenpin

    0下载:
  2. 在modelsim环境下实现的计数器分频,希望和大家分享-Realized in the environment in modelsim frequency counter, would like to share
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:26.59kb
    • 提供者:叶亮
  1. fenpin

    0下载:
  2. 此程序为对外部时钟进行500000分频,采用VHDL语言编写。-This program is on the external clock frequency 500000, using VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:597byte
    • 提供者:UNIQUE
  1. fenpin

    0下载:
  2. 用计数器实现分频,本例中实现的是50分频-Implementation with frequency count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:151.97kb
    • 提供者:孙文
  1. vhdl

    0下载:
  2. FPGA分频32.768KHZ晶振用VHDL语言如何分频成1HZ的时钟信号-fenpin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.76kb
    • 提供者:王品一
  1. fenpin

    0下载:
  2. 分频电路的研究 主要包括:偶数分频(二分频、偶数分频占空比50 )、奇数分频(占空比50 、占空比非50 )、半整数分频(不要求占空比)、小数分频(不要求占空比)。 -Frequency of the circuit includes: an even frequency (half frequency, frequency 50 duty cycle even), odd-frequency (50 duty cycle, duty cycle of non-50 ), half-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:16.07kb
    • 提供者:lishaohui
  1. fenpin

    0下载:
  2. 分频模块,实验板上的时钟频率太快,可以用分频模块来减小频率-Frequency modules, test board clock frequency too fast, the module can be used to reduce the frequency divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.09kb
    • 提供者:张艳
  1. Fenpin

    0下载:
  2. 基于VHDL语言时钟晶振48Mhz的分频器的制作能够实现1HZ分频的时钟信号。-48Mhz clock oscillator based on VHDL language to achieve the production of crossover frequency of the clock signal 1HZ.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:217.05kb
    • 提供者:张帝
  1. fenpin

    0下载:
  2. 7分频器 是指将不同频段的声音信号区分开来,分别给于放大,然后送到相应频段的扬声器中再进行重放。在高质量声音重放时,需要进行电子分频处理-seven frequency divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:51.31kb
    • 提供者:华安
« 12 3 »
搜珍网 www.dssz.com