搜索资源列表
PCM30
- SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Regist
vending_machine
- 自动售货机模型，可以设置商品价钱及数量。0.5元及1元投币。可以返回最多1.5元。-Vending machine model, can set the price and quantity of goods. 0.5 yuan and 1 yuan coin. Can return a maximum of 1.5 per head.
dianfengshan
- 能实现智能风扇控制,包括模式选择.摇头.定时等功能.-To achieve the smart fan control, including the mode selection. Shook his head. Timing functions.
Windy_VGA_1c6
- 在cyclone EP1C6 上实现VGA 1028*768 16M色的显卡显示功能，而且还做了一个8色的VGA接口，可以实现双头输出。完整的QuartusII 工程，我也把相关的图片一起打包了。本人是作者，看不懂可联系：13802939662-In the cyclone EP1C6 achieve VGA 1028* 768 16M color graphics display, but also made an 8-color VGA interface, dual-head output
viterbi
- This a code generator for some kinds of viterbi decoders. It can generate the synthesiable verilog HDL codes. These have been verified under simulation. The generator itself is released under GPL license but the Verilog HDL codes generated by it is w
fir_compiler
- FIR编译器。自动生成具有用户自定参数的FIR滤波器。 在 matlab里面设计滤波器，matlab里面设计输入字长。生成的rtl代码是该文件的头部有位宽宏定义，可以自行查阅。 -FIR Compiler. Automatically generate a user-defined parameters of FIR filters. Design a filter inside the matlab, matlab which design input word length. Rtl
OReillyHeadFirstObject-OrientedDesignandAnalysis.r
- OReilly Head First Object Oriented Design and Analysis pdf
H.264_Technical_Primer
- 广播头端的FPGA的设计指导 帮助你顺利完成DVB的FPGA设计，-Broadcast head-end FPGA design guide to help you successfully complete the DVB' s FPGA design,
VmodCAM-0.0
- 从VMOD设想头中读入视频流数据，将其存在ddr2中，并且通过Hdmi线显示出来-Read into the video stream data from the VMOD envisaged head, exist ddr2, and the the Hdmi line displayed
FFT
- 大功率LED，一般指大于0.65W，这一点不同公司内部也会有不同的标准，因为目前在大功率LED领域还没有形成大家一致认可的行业标准。光强与流明比小功率大，但同样散热也很大，现在大功率大多是单颗应用，加上有效散热面积很大的散热片，也出现了集成在一起的LED灯矩阵，但是散热效果不是很好。小功率一般是0.06W左右的。现在LED手电一般是用小功率用的，光散不散，取决于LED的发光角度，有大角度小角度之分，小角度不散，大角度才散。市面上的手电筒一般是用草帽头做的。效果很好。现在就担心有些厂家不重质量，拿
tongbu_jian
- ＦＰＧＡ在通信上的运用：基于VHDL的同步头“0101010”检测指示模块-Application of FPGA in communication: VHDL based synchronous head "0101010" detection indication module
CLA4
- Carry look a head adder Verilog