搜索资源列表
rs_decoder_31_19_6.tar
- Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1
vga_hex_disp.rar
- 该项目可在VGA显示器上显示ＲＡＭ或ＲＯＭ中的十六进制数据，使用ＶｅｒｉｌｏｇＨＤＬ语言编写，在ＱｕａｒｔｕｓＩＩ开发环境下验证。,The Project displays the content of memory cells in the form of hexadecimal numbers. It uses RAM and ROM memory modules available through special functions. This is why before compilin
FPGA-development-board
- FPGA开发板硬件设计方案 我选择的另一款开发板 所选芯片为Altera stratixII EP2S180F-1020 对接口 和板上布局有详细介绍-FPGA development board hardware design scheme Altera stratixII EP2S180F-1020
48taps_fir
- 成形滤波可以在调制后对调制波以带通滤波方式完成，也可以在调制前对基带以低通滤波方式完成，两者的效果是相同的。在现代全数字调制解调器中，成形滤波器大都采用数字滤波器来实现。由于对基带信号进行数字滤波更为方便，因此成形滤波普遍采用基带数字滤波方案。-Shaping filter can be modulated by the modulation wave band-pass filtering is accomplished, it can before the modulation baseba
d_e_g_dds
- 基于Verilog HDL的迟早门码元同步方案中的DDS程序，已经仿真通过，可以在FPGA开发板上实现。迟-早门方式实现码元同步在无线通信中有着广泛应用。来自华中科大。-Early-later gate of Verilog HDL-based symbol synchronization scheme in the DDS program, has been through simulation, can be achieved in the FPGA development board. F
ActelFPGA_HE_ApplicationNote
- 在手持式设备的应用中(包括智能电话、相机和 MP3 播放器)，用户大多考虑低功耗、 小尺寸，整个系统中除了处理器外，往往需要提供多种通信接口与存储器接口，用于实现对 硬盘、SD 卡、CF 卡以及 USB 的通信等，用 FPGA 来实现这些接口将会是一种理想的解决 方案。本方案采用 Actel 低功耗的 IGLOO 系列作为处理器(PXA270 或 ARM)的桥接器件和 设备控制器，不仅能够大大简化处理器设计的复杂度，而且 IGLOO 的超低功耗 (最小 5μ W)以及超小封装
ActelFPGA_IDE_ApplicationNote
- IDE 硬盘具有容量大、速度快、成本低的特点，因此被广泛应用于各种工业控制、消费、 通信、 安防等场合， 而 IDE 控制器解决方案成为了大家所关注的焦点， 由于基于 MCU的 IDE 控制器速度低、成本高、不够灵活等缺点使得应用越来越少，更多的用户倾向于使用 FPGA 来提供更完美的解决方案。本方案采用 Actel Flash 架构的 FPGA 来实现 IDE 的控制器，具 有单芯片、高性能、低成本等特点，满足客户各种应用需求，该方案已经被多家公司采纳。 -IDE di
2345676588FPGAxiebofenxi
- 本文给出一种基于FPGA的新型谐波检测系统的设计方案。在该方案中，采用FPGA实现快速的FFT运算，采用数字锁相环来同步被测信号，以减小由非同步采样所产生的误差并给出实现的设计实现。数字锁相环和FFT算法用VHDL语言设计实现，该方案能提高谐波分析的精度以及响应速度,同时大大地精简了硬件电路, 系统升级非常方便。-This paper presents a new FPGA-based harmonic detection system design. In the scheme, using
PWM
- This a PWM (pulse-width modulation scheme code in VHDL)-This is a PWM (pulse-width modulation scheme code in VHDL)
ViterbiFPGA
- 探讨了CDMA 数字移动通信中的差错控制问题, 研究用约束度K = 9 的卷积编码 和最大似然V iterbi 译码的差错控制方案. 在V iterbi 译码算法中, 提出了原位运算度量、保 存路径转移过程和循环存取幸存路径等方法, 能有效地减少存储量、降低功耗, 使得K = 9 的V iterbi 译码算法可在以单片XC4010 FPGA 为主的器件上实现, 其性能指标符合CD2 MA 数字移动通信IS 95 标准要求. 文中给出了实测的算法性能, 讨论了FPGA 具体实现
MIPS32
- MIPS32指令集兼容的CPU模拟器设计 健词：MIPs处理器；模拟器；高速缓存；分支预-of CPU Simulator Compatible with MIPS32 Instruction Set A design scheme of a CPu simulator which is compatjble with MIPS32 instruction set is presented．
doc
- BIST for RAMs using ASTRA: Transparent Built-In Self Test (BIST) schemes for RAM modules assure the preservation of the memory contents during periodic testing. Symmetric transparent BIST skips the signature prediction phase required in traditional
multi-clock-design
- FPGA 多时钟系统设计的简介。文章介绍了多种多时钟的设计的方案。-FPGA introduction to multi-clock system design. This paper introduces the design of a variety of multi-clock scheme.
Twister-Circuit-Scheme
- 对实时图像进行旋转，并用FPGA实现，vhdl代码-Real-time image rotation, and using FPGA, vhdl code
weitb
- 在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication, usually from receiving direc
decoder
- This paper put forward a pseudorandom sequence coder and decoder design scheme based on FPGA technology, in order to simulate the process of SSC (Spread Spectrum Communication). This scheme can be used as a didactical method to introduce SSC techno
fpga-vga
- 本设计介绍了一种利用可编程器件FPGA，应用VHDL和Verilog两种语言实现VGA（video graphic array）图像控制器的设计方案，通过采用FPGA（Filed programmable Gate Array）芯片设计和VGA接口将要显示的数据直接送到显示器主要设计出一些重要图像的各个功能模块，并且通过系统仿真软件和FPGA硬件实验板来验证设计结果的正确性。 本设计首先对FPGA芯片和图像的显示原理以及VGA显示器的控制方法做了清晰的阐述，然后在此基础上使用FPGA设计V
closed_SPWM
- 带PI闭环测试生成的SPWM方案已通过测试，可以实现SPWM输出 -SPWM scheme with a PI closed-loop test generation has been tested, you can achieve SPWM output
RAT
- rename table, used to rename architecture registers.-In R10K scheme, rename table is used to translate ARN to PRN to eliminate WAW and WAR hazards.
The-scheme-of-USB-interface
- 本文采用 USB 接口芯片+FPGA+自行设计的 429 总线驱动电路的方案， 完成了 USB-429 总线接口的设计。其中，USB 接口芯片采用 Cypress 公司的 从设备芯片 CY7C68013，实现了与计算机 USB 总线接口的数据通信。FPGA 代替 429 专用协议收发芯片，完成 429 总线数据的格式转换和协议处理，设 计更为灵活，成本更加低廉-The scheme of USB interface chip+ FPGA+ self-designed 429 bu