CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - serial.c

搜索资源列表

  1. USBXilinx

    0下载:
  2. 实现了串行通信接口的全部功能,符合RS-232-C标准的完整UART模块源代码,中文注解,清晰易懂,经过严格仿真测试,绝对好用。-a serial communication interface of all functions, with RS-232-C standard UART modules complete source code, Chinese notes, lucid, after a rigorous simulation tests, absolutely useful.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:452.56kb
    • 提供者:张海
  1. 三种16位整数运算器的ALU设计方法

    2下载:
  2. 三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用74181的正逻辑) 注意:调74181库设计,加进位是“0”有效,减借位是“1”有效,所以最高位进位或借位标志寄存器要统一调整到高有效 C.用always @,case方式描述16位运算器。,Three 16-bit integer arithmetic logic unit of the ALU
  3. 所属分类:VHDL编程

    • 发布日期:2013-01-14
    • 文件大小:800byte
    • 提供者:yifang
  1. miller

    0下载:
  2. 整个系统分为两个模块:检测模块和解码模块。检测模块主要完成从输入串行序列判断出A,B或C信号,并分别输出脉冲标志脉冲串Signal_A,Signal_B和Signal_C;同时,当检测到任一信号时,BIT_EN_temp输出一个高脉冲。解码模块根据检测模块输出的三个标志脉冲进行0/1解码,输出最终的密勒解码数据DOUT;同时,输出DATA_EN和BIT_EN两个标志信号。-The whole system is divided into two modules: detection module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:4.81kb
    • 提供者:zhaorongjian
  1. oc_i2c_master

    0下载:
  2. I 2 C 是两线双向的串行接口,非常适合芯片级的通讯。由于 SOPC Builder并未提供 I 2 C 内核, 本节所描述的 I 2 C 内核是 Richard Herveille 制作的并发布到网上去的免费核。 关于 I 2 C 核的使用方法,请见光盘中 oc_i2c_master文件夹下的使用说明.txt。 -I 2 C is a 2-line bidirectional serial interface, very suitable for ch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:254.21kb
    • 提供者:xuai
  1. FpgaConfig_CS_20090508

    0下载:
  2. 自己写的一个使用单片机配置FPGA的上位机C#代码,使用串口通讯。-Wrote it myself, using a microcontroller to configure FPGA-Host Computer C# code, the use of serial communication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.92mb
    • 提供者:胡小平
  1. fpgaConfig_V1_2_SFLASH_20090507a

    0下载:
  2. 自己写的一个使用单片机配置FPGA的下位机C代码,使用一个C8051F330,外置SPI FLASH,通过串口可将程序写入FLASH,上电时自动加载到FPGA完成配置。-Wrote it myself, using a microcontroller to configure FPGA code for the next bit plane C, using a C8051F330, external SPI FLASH, the program is written through the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2.28mb
    • 提供者:胡小平
  1. I2C

    0下载:
  2. I2C总线大全 I2C器件的操作 I2C总线C语言源程序 I~2C总线串行通信技术及其应用 I2C总线时序分析及其模拟 i2c总线协议(中文版)-Daquan I2C-bus I2C bus I2C device operation C language source code I ~ 2C bus serial communication technology and its applications Analysis and Simulation of I2C Bus T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.24mb
    • 提供者:JEFF
  1. hellosmall

    0下载:
  2. 小型的hello程序,不用标准c语言库,用的是底层串口驱动nios-Hello small program, not the standard c language library, using a low-level serial driver nios
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:27.74kb
    • 提供者:lanmse
  1. programm-c

    0下载:
  2. 数码管显示 串行模数转换ADC0832 模数转换后由数码管显示。-Digital display ADC0832 serial analog-digital conversion analog-digital conversion by the digital display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:14.16kb
    • 提供者:
  1. DTKZMX

    0下载:
  2. 基于AT89S52的电梯控制模型C语言代码,实现5层电梯控制。使用串行键盘以及LED显示,包含运行中就近楼层响应等功能。-AT89S52 elevator control model based on C language code, to achieve 5-story elevator control. Serial keyboard and LED display, including the operation of the nearest floor response function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:37.47kb
    • 提供者:DONA
  1. berlekamp_parallel

    0下载:
  2. The Berlekamp multiplier [3] uses two basis representations, the polynomial basis for the multiplier and the dual basis for the multiplicand and the product. Because it is normal practice to input all data in the same basis, this means some basis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:153.35kb
    • 提供者:guctiida
  1. myboothmul

    0下载:
  2. 三种16位整数运算器的ALU设计方法,调用库函数74181(4位ALU),组成串行16位运算器。(用74181的正逻辑) B.调用库函数74181和74182,组成提前进位16位运算器。(用74181的正逻辑) 注意:调74181库设计,加进位是“0”有效,减借位是“1”有效,所以最高位进位或借位标志寄存器要统一调整到高有效 C.用always @,case方式描述16位运算器-Three 16-bit integer arithmetic logic unit of the ALU desig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:172.71kb
    • 提供者:王川
  1. uart

    0下载:
  2. 迪文液晶串口驱动函数,C语言写的,自己使用的,肯定没错误-The Devean LCD serial port driver functions written in C language, their own use, certainly not error
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:531.83kb
    • 提供者:huangshaobo
  1. uart_receive5bytes

    0下载:
  2. C语言实现CPLD串口接受五个字节,有校验,检验无效不做处理,接续检测接受,注释详细。-C language CPLD five byte serial accept check, test invalid without processing, splice detection to accept detailed notes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:2kb
    • 提供者:杨蕾
  1. h2

    0下载:
  2. 加法器 输入信号: 输入数实部Ra,Rb,Rc,Rd,虚部Ia,Ib,Ic,Id的数据宽度均为19位;每次向加法器阵列只能送一个操作数,包括实数R(19bit)、虚部I(19bit);操作数据a、c、b、d的顺序连续送入,在加法器列中要进行串并变换。 CP脉冲。 输出信号: 输出数实部Ra’,Rb’,Rc’,Rd’,虚部Ia’,Ib’,Ic’,Id’的数据宽度均为21位。-Adder input signal: the real part of the input numbe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:23.34kb
    • 提供者:郝宁
  1. demo

    0下载:
  2. NiosII的C代码,包括网卡,lcd,usb,串口,按键.-NiosII C code, including network cards, lcd, usb, serial, key.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:204.65kb
    • 提供者:julie
  1. UART

    0下载:
  2. 本代码用verilog语言配合sopc和nios实现了串口调试的目的。软件编程用C语言描述,只是比较简单的例子,适合初学者做了解用,本人亲自在EP2C8Q上实践。-The code to use verilog language sopc and nios achieved with serial debugging purposes. Software programming using C language descr iption, but relatively simple exampl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:17.04mb
    • 提供者:普尔
  1. uart-to-GPIO.vhd

    0下载:
  2. -- Filename ﹕ uart.vhd -- Author ﹕ZRtech -- Descr iption ﹕串口接收与发送程序 -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证-- 程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位-- 8个数据位,1个结束位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实现相应的波-- 特率。程序当前设定的div_
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.96kb
    • 提供者:hj
  1. yi

    1下载:
  2. a)以约 100KSPS 的采样率,连续对直流电压进行 AD 转换,将串行结果转换成并行, 显示在数码管上,测量三个以上电压点,分析 ADC 精度。 b)输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号,用 SignalTap II 逻辑分析 仪分析转换结果。 c)实现单次 AD 转换:每按一次键,自动产生CS和一组时钟完成一次转换,将转换结 果显示在数码管上。 -a) sampling rate of about 100KSPS continuous DC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:327.56kb
    • 提供者:项馨仪
  1. 用串口DMA方式接收发送数据

    2下载:
  2. 在STM32板子与电脑串口助手进行通信,用串口的DMA方式,先接收,再发送到PC端,可以连续接收,通过按键一次发送.(In the STM32 board and computer serial assistant for communication, using the serial port DMA way, first receive, and then sent to the PC terminal, you can receive continuously, sent through
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:2.12mb
    • 提供者:wisdomM
搜珍网 www.dssz.com