搜索资源列表
VHDLFIFO
- 用Verilog 写一个8x16 的FIFO,完成先入先出的功能,并且在FIFO读空时输出EMPTY 有效信号,读指针RP 不再移动;FIFO 写满时输出FULL 有效信号,并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 -NO
queue
- 2016年春夏学期面向对象程序设计的的3次作业,队列(Queue)是一种先进先出(FIFO)的线性表,允许在表尾插入元素,在表头删除元素。队列的主要操作包括入队(将一个元素添加至表尾)、出队(删除表头元素并返回该元素)、查询队列大小以及判断队列是否为空等-3rd Job 2016 spring and summer semesters of object-oriented programming, and queue (Queue) is a first in first out (FIFO)