CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 软件工程 搜索资源 - ADDER

搜索资源列表

  1. BIGadd

    0下载:
  2. 实现长度80位内的大数加法~~代码以c来实现,在tc下编译通过,有详细的注释-achieved within 80 lengths of large numbers Adder ~ ~ c code to be achieved under the tc compile a detailed Notes
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:1.36kb
    • 提供者:
  1. Counter

    0下载:
  2. 描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法-With descr iption of a count enable asynchronous reset and preset features of numerical parallel 8-bit adder
  3. 所属分类:software engineering

    • 发布日期:2017-04-04
    • 文件大小:621byte
    • 提供者:zhskyang
  1. FPGA

    1下载:
  2. 基于FPGA数字乘法器的设计:数字乘法嚣是目前数字信号处理中运用最广泛的执行部件之一,本文设计了三种基于FPGA 的数字乘法器.分别是移位相加乘法嚣、加法器树乘法器和移位相加一加法嚣树混合乘法器。通过对三种方案的仿真综合以厦速度和面积的比较指出了混合乘法器是其中最佳的设计方案-FPGA-based digital multiplier design: the number of multiplicative noise is the use of digital signal processin
  3. 所属分类:Project Design

    • 发布日期:2017-04-02
    • 文件大小:143.84kb
    • 提供者:南才北往
  1. cla

    0下载:
  2. Carry Look ahead adder
  3. 所属分类:Software Testing

    • 发布日期:2017-03-28
    • 文件大小:1.76kb
    • 提供者:Senthil Kumar
  1. serial-adder

    0下载:
  2. VHDL code for adding two hard-coded 8-bit binary numbers
  3. 所属分类:Project Design

    • 发布日期:2017-04-15
    • 文件大小:8.32kb
    • 提供者:harsha
  1. serialadder

    0下载:
  2. serial adder in behavioural model
  3. 所属分类:Project Design

    • 发布日期:2017-04-10
    • 文件大小:682byte
    • 提供者:harsha
  1. A-New-Reversible-Design-of-BCD-Adder

    0下载:
  2. Designing a BCD adder
  3. 所属分类:Project Design

    • 发布日期:2017-03-28
    • 文件大小:102.41kb
    • 提供者:Anand
  1. 21-bit--leading-adder-Verilog

    0下载:
  2. 这是一个21位超前进位加法器的verilog程序。-21 bit leading adder verilog program.
  3. 所属分类:software engineering

    • 发布日期:2017-11-25
    • 文件大小:2.82kb
    • 提供者:晨晨
  1. 8-grade-4-pipeline-adder-Verilog

    0下载:
  2. 这是一个8位4级流水线的加法器的Verilog程序。-This is a eight grade 4 pipeline adder the Verilog program.
  3. 所属分类:software engineering

    • 发布日期:2017-11-25
    • 文件大小:12.87kb
    • 提供者:晨晨
  1. 16-leading-adder-Verilog-program

    0下载:
  2. 这是一个16位超前进位加法器的Verilog程序。-This is a 16 bit leading adder verilog program.
  3. 所属分类:software engineering

    • 发布日期:2017-11-18
    • 文件大小:4.22kb
    • 提供者:晨晨
  1. Four-serial-binary-adder

    0下载:
  2. 用Quartus II软件原理图编写四位串行二进制加法器-Principle of Quartus II software, written in four serial binary adder
  3. 所属分类:Project Design

    • 发布日期:2017-11-18
    • 文件大小:605.38kb
    • 提供者:李平
  1. adder

    0下载:
  2. 简单的加法运算,让初学者了解java的加法运算过程-Simple addition operations, allow beginners to understand the process of java adder
  3. 所属分类:software engineering

    • 发布日期:2017-04-06
    • 文件大小:3.17kb
    • 提供者:侯明斌
  1. DIC-adder-report

    0下载:
  2. 介绍carry skip adder以及几种实现方式,最后进行性能评估-introduction to the carry skip adder,and several ways to realizing it, and judging their performance
  3. 所属分类:Project Design

    • 发布日期:2017-04-25
    • 文件大小:412.78kb
    • 提供者:wang
  1. carry-select-adder

    0下载:
  2. Carry Select adder 32 bits in vhdl
  3. 所属分类:Project Design

    • 发布日期:2017-04-26
    • 文件大小:14.38kb
    • 提供者:
  1. carry-skip-adder

    0下载:
  2. carry skip adder in vhdl
  3. 所属分类:Project Design

    • 发布日期:2017-04-27
    • 文件大小:12.79kb
    • 提供者:
  1. carry-skip-adder

    0下载:
  2. 进位跳跃是一种快速运算加法的方法,已经通过软件认证。-Carry-skip-adder is a fast calculation adder
  3. 所属分类:software engineering

    • 发布日期:2017-04-11
    • 文件大小:639byte
    • 提供者:xiaodonghu
  1. carry-select-adder

    0下载:
  2. 进位选择加法器是一种比传统加法更快的加法器-Carry-select-adder is a new fast way to do the calculation
  3. 所属分类:software engineering

    • 发布日期:2017-04-12
    • 文件大小:797byte
    • 提供者:xiaodonghu
  1. koggestone-adder

    0下载:
  2. koggestone adder 是一种更快速的加法运算器。-koggestone adder is a very useful adder to do the calculation
  3. 所属分类:software engineering

    • 发布日期:2017-04-12
    • 文件大小:1000byte
    • 提供者:xiaodonghu
  1. adder

    0下载:
  2. The logic-based schematic of the 1-bit full adder.a combinational design which takes two 4-bit inputs and returns their sum.
  3. 所属分类:software engineering

    • 发布日期:2017-04-05
    • 文件大小:2.61kb
    • 提供者:FEI GUO
  1. 3-bit-adder-sub

    0下载:
  2. 3 bit adder-sub circuit in proteus program
  3. 所属分类:Project Design

    • 发布日期:2017-04-29
    • 文件大小:424.81kb
    • 提供者:shin
« 12 3 4 5 »
搜珍网 www.dssz.com