搜索资源列表
beipingqi
- 针对非固定的电动机转速测量问题进行探讨。电动机采用在轴端或轴面粘贴反光纸的方法，每转一周可产生一个脉冲，我们将检测每个脉冲的周期通过微处理器倍频后变成占空比为50％的标准方波信号，这样不仅大大提高了脉冲信号的稳定性，而且其检测精度可由倍频器的倍频倍数来决定。而本文主要是对脉冲信号的倍频精度与稳定度进行控制.
数字时钟管理器，xilinx公司开发板集成时钟
- 数字时钟管理器，xilinx公司开发板集成时钟，实现分频、倍频等功能。-Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.
shiyan3niu
- 1.利用FLEX10KE系列（EPM10K100EQC240-1X）的CLOCKBOOST （symbol:CLKLOCK）,设计一个2倍频器，再将该倍频器2分频后输出。 对其进行时序仿真。 2.设计一个数据宽度8bit，深度是16的 同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。 要求FIFO的读写时钟频率为20MHz， 将1－16连续写入FIFO，写满后再将其读出来（读空为止）。 仿真上述逻辑的时序，将仿真
count_plus_last
- 对电机的编码器输入的正交编码信号进行4倍频处理 ，生成一个新的计数脉冲 ，同时判断电机的转动方向，输出一个方向标志电平信号，从而可以让DSP知道电机的转速和方向。-On the motor encoder inputs of the quadrature encoder signals 4 octave treatment, generates a new pulse count and at the same time to determine the direction of motor r
bei
- 应用VHDL语言写的倍频器，通过对高频信号的分频得到较低频率信号的倍频-Applications written in VHDL multiplier, high-frequency signals through low frequency signal divided by the frequency
ZLJISHUQI
- 】文中重点讨论基于单片机的光电脉冲编码器计数器的软件倍频和辨向原理,并从编码 盘条纹和位置检测元件的空间分布原理出发给出了在编码器输出A、B 正交方波的前提下最多只 能4 倍频的结论,最后介绍了集倍频、辨向、计数于一体的单片机计数器原理,该计数器具有消除抖 动误计数、倍频数可选、计数长度无限制的特点-】 The article focused on single-chip-based optical pulse encoder software counter to the prin
Fredevider_n
- 任意N偶数倍频率分频器VHDL语言，编译器MAX_PLUS2-Any even multiple of the frequency divider N VHDL language, compiler MAX_PLUS2
PPL
- 该论文设计了一个基于锁相环技术的倍频器，用Proteus软件仿真，效果不错。-Phase-Locked Loop
DoubleFrequzeOneSource
- 矢量水听器倍频窄波束算法 原创 对传统的波束响应进行的改进算法-Vector Hydrophone octave narrow-beam algorithm originality of traditional beam response of the improved algorithm
myjcg
- 】文中重点讨论基于单片机的光电脉冲编码器计数器的软件倍频和辨向原理,并从编码 盘条纹和位置检测元件的空间分布原理出发给出了在编码器输出A、B 正交方波的前提下最多只 能4 倍频的结论,最后介绍了集倍频、辨向、计数于一体的单片机计数器原理,该计数器具有消除抖 动误计数、倍频数可选、计数长度无限制的特点-】 The article focused on single-chip-based optical pulse encoder software counter to the prin
n_evendivider
- 标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (-Labels: Verilog divider divider N odd times. (Verilog) N_odd_divider.v/Verilog module N_odd_divider (
statemachine
- 基于状态图的光电编码器4倍频vhdl程序，输入相位差90度的两相，输出倍频和方向信号-Based on the state of the optical encoder Figure 4 multiplier vhdl procedure, enter a 90-degree phase difference of two-phase, frequency and direction of the output signal
encoder
- 编码器信号处理 经过倍频器进行四倍频 后 同时完成鉴相 计数-the encoder single program
Freq_4
- 伺服电机编码器四倍频源程序，已经在工程中应用。非常有用。-it is important,it has been use in my project.i hope it is useful to everyone
VHDL_100_1
- 第43例 四位移位寄存器 第44例 寄存／计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍（次）分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
verilogfenpinqi
- verilog分频器代码 分为偶数倍分频和奇数倍分频两个verilog源文件 附带一个说明文档-divider verilog code for multiple sub-divided into even and odd frequency divider several times with a two verilog source files documentation
sanfenpin
- verilog 三分频 分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。-verilog-third of the frequency divider is a FPGA design, very high frequency of use, one of the basic design, although most of the designs in
BPQ
- 倍频器-WE
Digitalpower
- 单片机设计了一种单片锁相倍频电 路，利用片内定时器和数字算法实现了对输入信号的同步 锁相和倍频，并输出倍频信号-: A single- chip digital phase- locking frequency- multi- plier circuit is designed based on the AT89c2051.The circuit can track the input signal in- phase and output the frequency- mu
jingxiang_beipin
- 实现编码器鉴向和4倍频，可用于电机测速等。(To achieve encoder and 4 times the frequency, can be used for motor speed and so on.)