搜索资源列表
基于FPGA的数字信号显示系统软硬件设计
- 该文阐述了现场可编程逻辑器件FPGA的主要特点，应用FPGA芯片和VHDL硬件描述语言设计的模拟示波器数字信号显示系统的设计原理和设计方法。-this paper, the field programmable logic devices FPGA main feature FPGA chip and VHDL hardware descr iption language design analog signals to digital oscilloscope system design pr
digitalsecondwatch(VHDL)
- 应用ＶＨＤＬ、ＣＰＬＤ、ＥＤＡ开发软件设计数字系统,能够显著增强设计的灵活性,提高产品的性能,减轻设计的工作量,缩短设计周期。传统的“固定功能集成块+连线”的设计方法正逐步地缩小应用范围,而基于芯片的设计方法正成为电子系统设计的主流。ＶＨＤＬ语言、ＣＰＬＤ/ＦＰＧＡ、ＥＤＡ开发软件已成为设计复杂数字电路系统的重要工具。-use VHDL, CPLD, EDA software to design digital system, can significantly improve design f
基于VHDL的DDS信号发生器
- 本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰 峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计
基于vhdl的二进制转BCD码的设计
- 基于vhdl的二进制转BCD码的设计，已经经过调试，可直接使用,Vhdl based on binary code to BCD design, has been testing can be used directly
基于FPGA的直接数字频率合成器（DDS）设计
- 基于FPGA的直接数字频率合成器（DDS）设计 （源程序）,FPGA-based direct digital synthesizer (DDS) design (source code)
VHDL-ROM4.基于ROM的正弦波发生器的设计
- 基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 ,ROM-based design of the sine wave generator: 1. Sinusoidal waveform generator by the data storage module (ROM), wav
基于fpga的多功能电子钟的设计
- 基于fpga的多功能电子钟的设计非常使用希望对大家有帮助啊,FPGA-based multi-functional electronic clock design to use would like to help everyone ah
vhdl-devider
- 基于vhdl的分频器设计，分频器在数字系统设计中应用频繁-VHDL-based design of the divider, divider in the digital system design applications frequently
yinpinxinhaofenxiyi
- 基于vhdl的音频信号分析仪，获电子设计大赛一等奖-VHDL-based audio signal analyzer, an electronic design competition first prize
plj6
- 基于vhdl 的数字频率计的设计源程序及工程文件，已在实验箱上实现-vhdl,pinlvji
VHDL
- 本文介绍的是基于VHDL的简易电子琴的设计，采用EDA作为开发工具。-This article describes a simple VHDL-based keyboard design and use of EDA as a development tool.
taxi
- 基于VHDL出租车计价器的设计，能实现出租车载客过程的计费作用。-VHDL-based design of a taxi meter, taxi passengers can realize the process of charging effect.
VHDL1
- 基于VHDL的电梯控制器的设计，对于毕业设计有很大帮助-VHDL-based elevator controller design, the design of great help for graduation
FPGA-VHDL-dengjingduc
- 本文介绍了基于VHDL语言的十进制等精度频率计的设计，采用VHDL 语言，运用自顶向下的设计思想，将系统按功能逐层分割的层次化设计方法，使用Quartus8.0开发环境，实现了频率计的设计。 -This article describes the decimal-based VHDL, and other precision frequency meter design, using VHDL language, the use of top-down design, the system
基于vhdl的出租车计价器
- 对vhdl的出租车计价器的设计，自己编写的，有详细的解释和说明，论文附有代码(Taximeter on the design of VHDL, written by itself, there are detailed explanations and notes, papers with code)
基于VHDL的UART控制器设计
- UART模块的VHDL语言设计(Design of VHDL language based on UART module)
基于VHDL卷积交织器的设计与实现
- 基于VHDL卷积交织器的设计与实现(1)(Design and implementation of convolution Interleaver Based on VHDL)
VHDL简易电子琴设计(1).doc
- 这是一个简单的基于vhdl的电子琴，有自动播放和使用按键来制作不同的音色。(The design of a simple electronic organ based on VHDL, with the automatic playing and the use of keystrokes to make different tones)
TOP
- 基于vhdl的数据采集系统设计的顶层实现(Top level design of data acquisition system based on VHDL)
基于vhdl的出租车计价器
- 利用VHDL语言设计了一种出租车计费器,能够实现计费及显示的功能.采用动态扫描技术分别显示汽车载客时行驶里程、中途停车等待时间及总费用.在Altera公司的QuartusⅡ9.0开发环境下进行了源程序的编译、仿真,下载到FPGA芯片EP 1K30TC 144-3进行了硬件测试,具有一定的实用价值.