搜索资源列表
44b0_Adc
- S3C44B0X 具有 8 路模拟信号输入的 10 位模/数转换器（ADC），它是一个逐次逼近型 的 ADC，内部结构中包括模拟输入多路复用器，自动调零比较器，时钟产生器，10 位逐次 逼近寄存器（SAR），输出寄存器如下图所示。这个 ADC 还提供可编程选择的睡眠模式， 以节省功耗。 -S3C44B0X with eight analog signal input to the 10 analog / digital converter (ADC), It is a succe
VHDL_Development_Board_Sources
- 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development
Verilog_Development_Board_Sources
- 朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟-friends, I Jawen. previously seen on the set of CPLD Development Board VHDL source code q
高精度计时器
- 多媒体计时器能编程设定1毫秒或更小，是诸如MIDI序列发生器之类的专用型应用程序的理想选择，但是它们也招致了更多的开销，并且会对系统上正运行的其他程序造成负面影响。其实，在Windows API中有很多提供时钟查询的函数，利用它们就可以编写自己的高精度计时器了。类CMicroSecond和Celapsed就是用Windows API编写的2个高精度计时器-multimedia timer can be programmed to set a millisecond or less, such a
time
- 工作环境为： 按键采用中断方式 IIC总线接通 P0口上拉 LS244使能 接通数码管 K0：确定键，用来确定调节好的时钟或者闹钟 K1：时钟调节键，用来选择时钟调节的位置 K2：调节键，用来使选中的数字发生改变 K3：闹钟调节键，用来选择闹钟调节的位置 接通电源后可能需要按一次K4(复位键)，时钟才会开始走动，此时是一个默认的时间，使用K1来选择需要更改的数字的位置，然后按K2调节，所有的数字都调节好后按K0确定，则时钟会按照新调节好的数据开
2001_PLL
- 2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机 本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的PLL频率合成器BU2614(本刊网站上提供了该芯片的资料)和单片机组成。系统以单片机AT89C51为控制核心,实现全频搜索、指定频率范围搜索和手动搜索 数控电位器(X9511)的引入使得音量连续调节而无滑动噪声 液晶显示器显示载频和时钟等信息 采用DC-DC电压转换器使整机在3V电源下稳定工作 为了实现电台存储功能,采用E~2ROM(AT24C04),
15
- 本系统由单片机及其最小系统模块、热电偶测温模块、AD620信号放大模块、键盘模块、LED时钟显示模块、LCD图形显示模块、串口通讯模块组成。可以实现对多点温度的实时测量、分时显示，用户可以通过键盘选择需要显示的通道，也可以通过计算机上的用户界面查看温度变化，强大的显示功能给用户一个直观的印象。
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
av
- 多功能数字钟的设计。要求：使用单片机实现智能数字钟，应该具有以下功能： 1，能动态显示年月日、时分秒（用LCD液晶显示），误差小于±10％； 2，具有闹钟功能； 3，重要事件提醒功能； 4，液晶显示具有反显选择功能。 摘 要 多功能数字钟在电子产品的研发和制造中占有很重要的位置，其主要功能在于能动态显示时间，并且具有闹钟和重要事件提醒等多种功能，用途广泛，意义深远。本次课程设计规定使用单片机制作一个简易的多功能电子钟。使用AT89S51单片机编程产生数字信号，以及驱
Verilog_example
- 本文件包括多路选择器器建模，译码器实验程序，加法器实验程序，比较器实验程序，计数器建模，I2C接口标准建模源码，串行接口RS232标准建模源码标准，LCM建模源码，时钟６分频源码，串并转化源码。 ，对于硬件设计初学者来说有一定的参考价值。
yibuqinglin
- 含异步清0和同步时钟使能的4位加法计数器 含计数使能,异步复位和计数值并行预置功能4位加法计数器,由实验图1所示,图中间是4位锁存器 rst是异步清信号,高电平有效 clk是锁存信号 D[3..0]是4位数据输入端.当ENA为 1 时,多路选择器将加1器的输出值加载于锁存器的数据端 当ENA为 0 时将\"0000\"加载于锁存器.
123654vhaing
- 八音自动播放电子琴设计 vhdl源码，文件内有具体注释 [VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9- -Octave electronic keyboard play aut
c8051f020
- Cygnal C8051F系列单片机的功能部件包括模拟多路选择器可编程增益放大器ADCDAC电压比较器电压基准温度传感器SMBus/ I2CUARTSPI可编程计数器/定时器阵列PCA定时器数字I/O端口电源监视器看门狗定时器WDT和时钟振荡器等所有器件都有内置的FLASH存储器和256字节的内部RAM有些器件还可以访问外部数据存储器RAM即XRAM Cygnal C8051F系-Cygnal C8051F MCU' s features, including analog multi
xuanze4x1
- 基于VHDL语言 4选1 多路选择器 时钟48Mhz 功能4个输入只能有一个输出-Based on VHDL, 4 to 1 MUX clock 48Mhz features 4 inputs can be only one output
verilog-code
- 都是verilog代码：多路选择器代码，储存器代码，时钟分频器代码，串并转换电路代码，香农扩展运算代码，ram代码。-MUX code and REGISTER code clock divider code string conversion circuit code, Shannon extended op code, the ram code.
fVerrilog_Devr
- 朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟 可直接使用。 -Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
source
- cc2530时钟源选择切换源代码，可用于2530的多时钟切换-CC2530 clock source selection switch the source code, can be used for 2530 of the multiple clock switching
信号反弹作用下的3D-SIC过硅通孔的测试结构
- 3d sic三维堆叠集成电路（3D-SIC）主要采用过硅通孔技术来实现模块在垂直方向上的互连，但是硅通孔在制造过程或绑定后阶段都有可能出现失效，导致整个芯片无法正常工作。我们针对绑定后阶段硅通孔，利用信号在导体中传输的不可逆性，在信号接收端增加反弹模块，通过在发送端施加两次不同测试激励，利用触发器和多路选择器将两次输出结果进行异或，来达到测试目的。在4x4硅通孔逻辑块中，硅通孔单元面积是45x45um2，180nm CMOS工艺下，实验结果表明，测试结构面积和测试平均功耗分别减少59.8%和18
VHDL-Multi-fuction-Clock
- 设计一个多功能数字钟，要求显示格式为小时－分钟－秒钟，整点报时，报时时间为10 秒，即从整点前10 秒钟开始进行报时提示，喇叭开始发声，直到过整点时，在整点前5 秒LED 开始闪烁，过整点后，停止闪烁。系统时钟选择时钟模块的10KHz，要得到1Hz 时钟信号，必须对系统时钟进行10,000次分频。调整时间的的按键用按键模块的S1 和S2，S1 调节小时，每按下一次，小时增加一个小时，S2 调整分钟，每按下一次，分钟增加一分钟。另外用S8 按键作为系统时钟复位，复位后全部显示00－00－00。-T
clock_sel
- 无毛刺多时钟选择，可根据不同模式选择不同时钟(Multi clock selection, different modes can be selected according to different clock)