当前位置：
首页 资源下载
搜索资源 - 7 segment digital clock
搜索资源列表
-
0下载：
八音自动播放电子琴设计 vhdl源码，文件内有具体注释
[VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9-
-Octave electronic keyboard play aut
-
-
0下载：
一个用VHDL语言编写的十进制计数器，后续还有分频器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ，最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器，适合初学者，通过这些程序，刚接触VHDL的学习者可以一步步的去认识和了解VHDL，最后通过设计一个具有实用功能的电路，来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过，硬件平台是自己学校设计的一块开发板，要了解的可以联系本人。联系QQ：782649157 -VHDL language us
-
-
0下载：
4位7段数码管电子钟C语言源文件，使用ICC开发，单片机为ATmega8，详细接口定义见注释-4-digit 7-segment digital tube digital clock C language source files, use the ICC development of SCM as ATmega8, detailed interface definitions, see note
-
-
0下载：
一个用VHDL语言编写的1/16分频器，后续还有计数器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ，最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器，适合初学者，通过这些程序，刚接触VHDL的学习者可以一步步的去认识和了解VHDL，最后通过设计一个具有实用功能的电路，来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过，硬件平台是自己学校设计的一块开发板，要了解的可以联系本人。联系QQ：782649157 -Written in VHDL
-
-
0下载：
Written in VHDL language using a 1 / 16 divider, follow-up there is the counter, data selector, seven-segment digital display procedures, the software platform is Quartus II 7.2, the final adoption of these small modules can be combined to produce a
-
-
0下载：
一个用VHDL语言编写的七段数码管显示程序，后续还有分频器、数据选择器、计数器程序等软件平台是Quartus II 7.2 ，最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器，适合初学者，通过这些程序，刚接触VHDL的学习者可以一步步的去认识和了解VHDL，最后通过设计一个具有实用功能的电路，来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过，硬件平台是自己学校设计的一块开发板，要了解的可以联系本人。联系QQ：782649157 -Written in VHDL
-
-
0下载：
--1.实体和函数的定义
--2.自动计时部分
--3.设置调时时的四种状态:a.不调时,b.调时位,c.调分位,d.调秒位
--4.设置闪烁的位置,调哪部分,哪部分闪烁
--5.将该闪烁的部分执行闪烁命令
--6.调时间,小时,分钟,秒的调时进程
--7.用元件BCD把小时位,分钟位和秒位三部分连接在一起
--8.设置时区***该部分为选做,程序中已经注释掉***
--9.设置闹铃***该部分为选做,程序中暂时没写***
--10.设置7段数码管的显示位
-
-
0下载：
Xilinx clock. DIGITAL CLOCK for Spartan-3
Starter Board. This design shows how to generate a digital
clock and display the output to the multiplexed 7-
segment display in VHDL.
-
-
0下载：
LABVIEW开发的。分７段的ＬＥＮ时钟显示，希望对你有帮助.-this is labview 7 Segment Digital Clock.
-
-
0下载：
7-segment BCD display. it is used to design the digital clock system.
-
-
0下载：
用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟，
实现分钟的增或者减。该设计包括以下几个部分：
（1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲；
（2）手动调节电路，包括“时增”“时减”“分增”“分减”。
（3）时分秒计时电路。
（4）7 段数码管显示电路。-Design with VHDL, digital clock, to achieve in the digital display minutes and seconds,
-
-
0下载：
8位显示电子时钟，由7段数码管作为显示输出，带有调试调分调秒的按键功能-8-bit display digital clock, as the 7-segment display output, with sub-tone seconds debug button adjustment function
-
-
0下载：
朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟 可直接使用。
-Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
-
-
0下载：
gate：基本逻辑门的实现和验证
mux4_1_gate：多路复用器的门级实现和验证
mux4_1_behav：多路复用器的行为级实现和验证
seg7_gate：7段数码管逻辑门实现和验证
seg7_behav：7段数码管case语句描述和验证
mux7seg：采用按键复用7段数码管的实现和验证
clkseg7：采用时钟自动扫描复用7段数码管的实现和验证
comp4_gate：4位比较器结构化实现和验证
comp8_behav：8位比较器行为实现
-
-
0下载：
D_flipflop：1位D触发器的设计
D_fllipflop_behav：4位D触发器的设计
reg1bit：1位寄存器设计
reg4bit：4位寄存器设计
shiftreg4：一般移位寄存器的设计
ring_shiftreg4：环型移位寄存器的设计
debounce4：消抖电路的设计
clock_pulse：时钟脉冲电路的设计
count3bit_gate：3位计数器的设计
count3bit_behav：3位计数器的设计
mo
-
-
0下载：
电子钟在生活中应用非常广泛，而一种简单方便的数字电子钟则更能受到人们的欢迎。所以设计一个简易数字电子钟很有必要。本电子钟采用ATMEL公司的AT89S52单片机为核心，使用12MHz 晶振与单片机AT89S52 相连接,通过软件编程的方法实现以24小时为一个周期，同时8位7段LED数码-Electronic clock is widely used in life, and a simple and convenient digital clock is more welcomed by the
-
-
0下载：
开关数据加载到寄存器并显示的设计与实现.3． 设计一个可以把4个开关的内容存储到一个4位寄存器的电路，并在最右边的7段显示管上显示这个寄存器中的十六进制数字。我们使用到去抖动模块clock_pulse， 用btn[0]作为输入；8位寄存器模块，用btn[1]作为加载信号；7段显示管上的显示模块x7segbc；分频模块clkdiv，用以产生模块clock_pulse和x7segbc的clk190时钟信号。-Design of switching data is loaded into the re
-
-
0下载：
PIC16F84 12 or 24 Hour Digital Clock Circuit Diagram And Programming
---------------------------------------------------
This PIC digital clock is based on a 16F84 microcontroller. it uses four 7-segment displays.The software in the microcontroll
-
-
0下载：
VHDL Code for a digital bit clock counter and 7 segment display clock on a altera DE2 board with a cyclone II FPGA
-
-
0下载：
用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟，
实现分钟的增或者减。该设计包括以下几个部分：
（1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲；
（2）手动调节电路，包括“时增”“时减”“分增”“分减”。
（3）时分秒计时电路。
（4）7 段数码管显示电路。
将 SW1 和SW2 初始状态均置为高电平。拨动开关SW1 到低，分钟进行加计数，秒停
止计数，当计数到59 时，从00 开始重新加计数，将SW1 拨动到高时，在当前状
-
