搜索资源列表
mig007
- XILINX memory interface generator. XILINX的外部存储器接口。-XILINX memory interface generator.
ml505_mig_design
- Xilinx开发板ML505的DDRII示例程序，使用Verilog，调用MIG，编译环境ISE11.1-Xilinx ML505 development board of DDRII sample program, using Verilog, called MIG, build environment ISE11.1
ddr_100Mhz_2011.03.12
- 这个工程是用xilinx的MIG生成的对于spartan 3E的实验板的ddr的控制器，我已经能够在上面修改之后加入自己的思想，包括两个dcm的模块。-This project is the MIG generated by xilinx spartan 3E development board for the ddr controller, I have been able to modify the above by adding his own ideas, including the t
sc2mig
- Bridge Xilinx MIG - JOP SimpCon
400-Mbs-DDR-Controller
- 这个应用描述了怎样在Xilinx环境下，通过MIG实现DDR控制器-Synthesizable 400 Mbs DDR SDRAM Controller
DDR3_user_design
- 在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器，里面生成了Core，可用于DDR3读写控制-On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control
ddr2
- xilinx ddr2 mig核读写控制 verilog -xilinx mig write and read timing
MIG-user-guider
- xilinx公司的MIG 用户指导设计方法。-xilinx' s MIG user guide design.
ml605_MIG_pdf_xtp047_12.3
- xilinx mig totorial in vertix6
Xilinx_DDR
- 本文档对ISE开发环境利用MIG调用DDR2 IP CORE进行了进行了详细的介绍，对初学者很有帮助。其中FPGA芯片为Xilinx公司SP6 FPGA, DDR2 内存为Micron 公司的一款 R2 MT47H128M8 芯片。-This document calls ISE development environment using MIG DDR2 IP CORE conducted a detailed descr iption, very helpful for beginners.
example_design
- 基于Xilinx最新的Virtex-7的存储器IP核的使用，verilog语言编写的所有源码。-Based on Xilinx latest Virtex-7 FPGA,all of the MIG IP code sources by Verilog language.
mig_7series_0_ex
- 嵌入式 单片机编程 内存控制器 赛灵思 使用教程(fpga mig xilinx Embedded microcontroller programming memory controller Xilinx tutorial)
sp605_MIG_rdf0029_13.4_c
- XILINX评估板sp605的FPGA MIG使用参考文档(The FPGA MIG of the XILINX evaluation board sp605 uses a reference document)
02Kintex修炼秘籍-MIG DDR应用3缓存设计
- vivado下的MIG教程,适用于XILINX 7系列FPGA(MIG tutorial under vivado.)