当前位置：
首页 资源下载
搜索资源 - bit generation input
搜索资源列表
-
0下载：
PCM编码,通过输入编码电平与域值电平
生成8比特码-PCM coding, coding input level and value-Level Domain 8-bit code generation
-
-
0下载：
BPSK SYSTEM SIMULATION
We simulate the generation of random variables r0 and r1, which constitutes the input to detector.The detector output is compared with the binary transmitted sequence and an error counter is used to count the number of bit e
-
-
0下载：
一个简单的ＳＰＩ ＩＰ核，SPI Core Specifications 可以从说明文档中找到！
The simple Serial Peripheral Interface core is an enhanced version of the Serial Peripheral Interface found on Motorola s M68HC11 family of CPUs. The Serial Peripheral Interface is a serial, synchron
-
-
0下载：
Huffman code tree generation with a given input bit stirng
-
-
0下载：
打字游戏代码，用java写的，是JCreate编写的！游戏开始后，屏幕上方同时有四个数字分四列下落，每个数字由三位组成。玩家用键盘依次输入数字，如果输入的数字序列与某一列正在下落的数字三位全部相同，则给玩家加10分，该列数字消失，该列新产生数字并下落；如果输入的数字某一位不相同，则输入的数字序列全部作废，重新接收输入。某一列数字到达屏幕底部则游戏结束。
-Typing game code, written in java, is JCreate prepared! After the gam
-
-
0下载：
单击“产生数字”或“开始新游
戏”后软件将随机产生一个无重
复
的4位数，使用者在对应输入框
内输入猜测的一组无重复4位数
，单击“确认数字后”软件就会根
据这个数字给出几A几B，其中A
前面的数字表示位置正确的数的
个数，而B前的数字表示数字正
确而位置不对的数的个数。
如：正确答案为 5234，而
猜的人猜 5346，则是 1A2B，其
中有一个5的位置对了，记为1A
，而3和4这两个数字对了，而位
置没对，因此记为 2B，合起来
-
-
0下载：
由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA，因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致，能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项，其表达式为：X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计，对于数据头和数据尾分别由不同的状态来处理。在本模块中，使用了for循环，这会消耗较多的FPGA资源，但
-
-
1下载：
用FPGA实现的JPEG编码器，可以直接使用，内含完成说明文档，经过验证无误。-• JPEG baseline encoding JPEG ITU-T T.81 | ISO/IEC 10918-1
• Standard JFIF header v 1.01 automatic generation
• Color images only (3 components, RGB 24 or 16 bit, YUV input)
• T
-
-
0下载：
- 与摩托罗拉的SPI规格兼容 - 增强摩托罗拉MC68HC11串行外设接口 - 4项深读FIFO - 4项深写入FIFO - 中断后1代，2，3或4个转移字节 - 8位WISHBONE RevB.3经典界面 - 经营的输入时钟频率范围广泛 - 静态同步设计 - 完全可合成 - 130LUTs在Spartan-II，230在ACEX LCELLs的-- Compatible with Motorola s SPI specifications
- Enhanced Motorola MC6
-
-
0下载：
BASYS2 board,FPGA，实现M12序列的生成并加在低频二进制信号上（输入信号），之后实现了位同步提取。-BASYS2 board, FPGA, to achieve M12 sequence generation and added to the low-frequency binary signal (input signal), and then to achieve the bit synchronization extraction.
-
-
0下载：
This paper proposes and analyses an efficient wireless telecommunication system with multiple antennas to the emission and reception MIMO (multiple input multiple output) with space diversity in an OFDM (Orthogonal Frequency Di vision Multiplex). The
-
-
1下载：
（1）主要任务是产生一个开锁信号，而开锁信号的形成条件是输入代码和已设置的密码相同。实现这种功能的电路构思有多种。比如：用2片8位数据锁存器或2片4位寄存器，一片存入开锁的代码，另一片存入密码，通过比较的方法判断，若二者相等，则形成开锁信号。
（2）在产生开锁信号后，要求输出声、光信号。其中音响的产生可以由开锁信号去触发一个音响电路。其中的光信号可以用开锁信号点亮LED指示灯。
（3）用按钮开关的第一个动作信号触发一个5S的定时器，若在5S内未将锁打开，则电路进入自锁状态，使之无法再打开，并由扬
-
