搜索资源列表
slac075
- MSP430FET440测试程序：内部ADC，LCD，SPI，UART，CLK，-MSP430FET440 testing procedures : internal ADC, LCD, SPI, UART, CLK,.
clktest.rar
- DSP/BIOS中对CLK模块的测试程序,DSP/BIOS on the CLK module test procedures
XiaYuWen_8_RISC_CPU
- 夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk4是没有用的，assign clk1=~clk再用clk1的negedge clk1来触发各个module也是不太好的，会使时序恶
EmuPS2Kb
- 通过8x16键盘扫描模拟Ps2键盘通过测试成功 硬件：P1P2接16跟列扫描线 P0接8跟行线 P3.6=PS2_data P3.7=CLK INT0接DATA 修改扫描码就可用 绝对好用~~~ 不能用告我-MCU EMU PS2 KeyBoard Hv test ok
IIC
- 本程序测试7279，实现按键显示功能，即按下键后在数码管最后一位显示键值的功能。 7279 CS P3.0 7279 CLK P3.1 7279 DAT P3.2 7279 KEY P3.3-7279 test of the procedures to achieve key display, press the button that is in digital tube display the last function key. 7279 CS P3.0 7279
clk
- 数码管显示时钟 时分秒可调 调试有小数点指示 经测试稳定精确 汇编语言-When the digital display clock accurate adjustable debug instructions have been tested and the stability of the decimal point precision assembly language
clk
- 时钟的产生和测试 ，并采用了状态机的方法-Clock generation and testing, and using the state machine approach
clk
- 二分之一分频器及其测试程序，是用modelsim仿真实现-One half of the divider and the test procedure is used modelsim Simulation
Lab10_shift_register_4b
- 设计一个能够递增和递减的8位双向循环计数器. （1）采用异步复位，复位后从第一个有效时钟的上跳沿开始计数；如果此时 dir=1 ，则递增计数，否则， 递减计数。 （2）输出 count 为 8 位； （3）对电路进行全面仿真。 （4）设计模块名为： counter8b_updown(count, clk, reset, dir) 测试平台的模块名为： tb_counter8b_updown() -The design of an incremen
CLK
- QuartusII平台verilog语言实现的CLK下降沿测试-CLK falling edge QuartusII platform
shiyan4_2
- 哈工大计算机学院2014年夏季学期设计与实践实验4.2 FPGA时钟信号功能测试-FPGA CLK design from hit computer science
ps2pi
- 一个基于串口的树莓派ps/2 Linux驱动.PS/2的DATA线接串口的RX线，PS/2的CLK空置。用前要测试键盘的频率。-Using two resistors, a blue LED, a few other bits, and a kernel module you can use a PS/2 keyboard by connecting it to the Pi serial port. This works because I have found that you can
pulseoximiter1
- 根据血液对光的吸收程度，通过感光器来收集数据，来测试心跳。 TSL235 感光器，放在手指下面，手指上面用光照，从而收集数据。需要配合配件TSL235 感光器，电路板，电阻。-You are going to interface a TSL235 to the FPGA. The TSL235 is a light-to-frequency converter whose output digital bitstream frequency is directly proportional
MSP430F149_test
- msp430f149单片机上运行的测试程序包括CLK，PWM波，Timer，Uart。开发环境是IRA-running on msp430f149 microcontroller test program includes CLK, PWM wave, Timer, Uart. Development environment IRA
CCD
- 穗佳电子线性CCD测试 采集源代码（xs128） CLK是接单片机M7 SI是接单片机M6 CCD的AD是接单片机的AD5 有部分朋友没有理解程序，弄成AD0了，在这里重新说明一下-Sui-kai electronic linear CCD testing of collecting source code (xs128) CLK is connected microcontroller M7 SI is connected microcontroller M6 CCD is c
TM1668
- tm1668 TM1668 说明书 测试程序.rar 程序使用keil 4.0以上版本！ 例程中： 电路接法： DIO=P1^0 CLK=P1^1 STB=P1^2 VCC=5V GND=0 -tm1668 TM1668 DIO=P1^0 CLK=P1^1 STB=P1^2 VCC=5V GND=0
clk_test
- clk测试程序时钟输入连接ad9517跟adf4351，输出看的clk(Clk test program clock input connection ad9517 with adf4351, the output look clk)
spi_master
- 用verilog编写的SPI代码，这个代码是FPGA作为主机可以发送和读取数据，上板验证过，我测试的时候SPI的CLK速率是5M，读写都没问题，稳，至于更高的速率没测试过。 下面鬼畜的百度翻译大家就不要看了，我不知道他想表达啥意思～(SPI code written in Verilog, the code is FPGA as the host can send and read data, the upper board verified, when I test the SPI CL