搜索资源列表
电子九阴真经
- 《DSP芯片的原理与开发应用》 《通过在FPGA设计流程引入功率分析》改善PCB的可靠性 《如何快速解决PCB设计EMI问题》菜鸟入门必看 《CADENCE射频SiP方法学套件加速无线应用设计》 《如何有效地管理FPGA设计中的时序问题》 《利用微型热管理和电源管理技术》解决电子设计的关键难题 最新射频IC应用编程接口设计方案 《DC/DC电源管理应用中的功率MOSFET的热分析方法》有效的解决方法 《基于PSoC3芯片的步进电机微步控制方案》经典案例 《SVN，HG，GIT命
RX
- 1路视频光端机的接收端，VHDL源码，使用全FPGA芯片的硬件，内建解帧、时钟、DESERDES-PDH a video of the receiving end, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
TX
- 1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES-The launch of a video PDH client, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
LVDS_Serdes_list_FPGA1
- FPGA之间的LVDS传输，采用serdes接口，传输速率达到400m-LVDS transmission between the FPGA using serdes interface, transfer rate up to 400m
auk_sdsdi
- 用于FPGA设计的代码（Verilog代码），在FPGA设计中的高速串并转换，时钟提取，对齐处理等功能-for FPGA design ,written by Verilog HDL the functions include SERDES , CDR and so on
F7-2VT-1DR
- 2路视频光端机的，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES-2-way video PDH' s, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
8b10btest
- lattice fpga serdes接口程序-lattice fpga serdes interface program
Four-FPGA-design-techniques
- FPGA设计的四种常用思想与技巧，包括乒乓操作、串并转换、流水线操作、数据接口同步化-FPGA design of the four common ideas and techniques, including the operation of ping-pong, SERDES, pipelining, synchronization of data interface
ecp3pSerDes_Reset__Code
- ecp3 fpga verilog 复位程序 用来复位FPGA内部serdes -ecp3 fpga verilog reset procedure
xapp882
- This application note describes the implementation of SERDES Framer Interface Level 5 (SFI-5) [Ref 1] in a Virtex-6 XC6VLX240T FPGA. SFI-5 is a standard defined by the Optical Internetworking Forum (OIF). The interface must operate bidirectionall
SoftSerDes_FPGA
- 软件实现serdes的FPGA设计方法，非常有价值-FPGA design software serdes of
latticeECP3-serdes-test-code
- lattice ECP3系列高速FPGA serdes测试代码-lattice ECP3 series high speed serdes test code