当前位置：
首页 资源下载
搜索资源 - vhdl random number
搜索资源列表
-
0下载：
用VHDL语言实现六分频，并且已经通过编译和仿真。由此可举一反三，实现任意偶数次分频。-VHDL six minutes frequency, and has been through translation, and simulation. From this we can draw a number at random dual frequency.
-
-
1下载：
这是trivium算法的随机数实现，用VHDL语言写成。可以稳定的产生随机数。,Trivium algorithm which is the realization of the random number, using VHDL language. The emergence of a stable random number.
-
-
0下载：
RISC状态机由三个功能单元构成：处理器、控制器和存储器。
RISC状态机经优化可实现高效的流水线操作。
RISC 中的数据线为16位。
在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前
对这16个数进行排序，从大到小放置在18到33的位置
求出前16个数的平均数，放在34的位置
基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。
因为采用16位指令，有扩充的余地。-RISC
-
-
0下载：
The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA is a clump formed by sticky particles adhering to an existing structure. In this design, we start with one pixel at the center of the screen and allow
-
-
0下载：
a true random number generator (TRNG) in hardware which is targeted for FPGA-based crypto embedded systems. All crypto protocols require the generation and use of secret values that must be unknown to attackers.Random number generators (RNG) are requ
-
-
2下载：
伪随机数产生器,可以根据输入的控制字产生需要的伪随机数-Pseudo-random number generator
-
-
0下载：
VHDL程序设计的应用举例：伪随机数产生器-VHDL Programming Application examples: pseudo-random number generator
-
-
0下载：
一个用vhdl语言写的产生伪随机数PN7例子，经过altera的fpga测试可以使用。-Written in a language with vhdl generate pseudo-random number PN7 example, after the fpga altera test can be used.
-
-
0下载：
语言：VHDL
功能：该PN4序列的特点为将一个4位序列的前两位取异或，再让序列左移一位，用异或的结果作为序列的最后一位。序列周期是15，即15位伪随机序列。其中包括序列的产生模块和检测模块。对于误码检测，首先捕获相位。然后，规定测试的码的总个数，统计这些码中有多少个不能满足PN序列特点的，用计数器统计个数。如果发现误码过多，可能是相位失调，重新捕获相位，再进行误码检测。
仿真工具：modelsim
综合工具：quartus -Language: VHDL
function:
-
-
0下载：
巴克码发生器的VHDL程序，巴克码主要用于通信系统中的帧同步，便于与随机的数字详细相区别，易于识别。-Barker Code Generator VHDL program, Barker Code is mainly used for frame synchronization in communication systems, and the random number to facilitate more differentiated and easy identification.
-
-
0下载：
随机数产生器，能够随机产生两位数，是原理图输入法和vhdl输入方的方法-Random number generator to randomly generated double-digit, is the schematic input and the input side of the way vhdl
-
-
0下载：
Random number Generator based in vhdl
-
-
0下载：
A Uniform Random Number Generator in VHDL
-
-
0下载：
the LFSR is coded in VHDL, using a structural descr iption, which is instantiated as a
separate component in the top-level design. Then we can get a random number by a pseudorandom number generator based on a linear feedback
shift register (LFS
-
-
0下载：
小精灵自爆：采用64*4位ip核并随机赋值作为地图信息，小精灵具有一定血量，可以在地图上面根据周围敌人（赋值为1)数量和自己血量选择是否进行自爆。-Elf blew: 64* 4 ip nuclear and random assignment as the map information, the elves have a certain amount of blood, the map above surrounding enemies (a value of 1) the number a
-
-
0下载：
伪随机序列发生器的vhdl软件，有m序列和gold序列的算法-pseudo random number generator
-
-
0下载：
Linear Feedback Shift Register (LFSR)/Random number generator
-
-
0下载：
random number generator - 16bit
-
-
3下载：
1. 设计并实现一个随机数生成电路，每2秒随机生
成一个0~999之间的数字，并在数码管上显示
生成的随机数。
2. 为系统设置一个复位键，复位后数码管显示
“000”，2秒后再开始每2秒生成并显示随机
数，要求使用按键复位。(1. Design and implement a random number generating circuit, which generates randomly every 2 seconds
Form a number between 0 and 999 an
-
-
10下载：
设计并实现一个随机数生成电路每 2 秒随机生成一个 0~999 之间的数字，并在数码管上显示生成的随机数。
2、为系统设置一个复位键，复位后数码管显示自己学号的后三位数字，2秒后再开始每2秒生成并显示随机数，可以不需要防抖(A random number generating circuit is designed and implemented to generate a random number between 0 and 999 every 2 seconds, and displa
-
