CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .46 .47 .48 .49 .50 182751.52 .53 .54 .55 .56 ... 199236 »
  1. test

    0下载:
  2. arm lpc urat0-urat1通信程序
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.25kb
    • 提供者:于选
  1. 32×32dot-matrix_progr

    0下载:
  2. 32 * 32 dot-matrix program, set up the typewriter font size type 32 * 32 dot-matrix program, set up the typewriter font size type
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.25kb
    • 提供者:xiaoli
  1. mcfsqdsp3

    0下载:
  2. 一种脉冲发生器的实现,可用于PWM控制中-The realization of a pulse generator can be used for PWM control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.25kb
    • 提供者:gcm
  1. dual_RAM

    0下载:
  2. vhdl语言编写的双口ram及testbench,模块可以在modelsim里进行时序和功能仿真。-vhdl language of the dual-port ram, and testbench, modules, conducted in the modelsim timing and functional simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.25kb
    • 提供者:易凯
  1. CONVOLUTIONAL_INTERLEAVER

    0下载:
  2. DVB数据交织,交织深度I=12,已得到应用!-DVB data interleaving, interleaving depth I = 12, has been applied!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.25kb
    • 提供者:sun
  1. test_dec1

    0下载:
  2. This Module creates the test Bench for AES Decryption Algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.25kb
    • 提供者:Syed Shafi
  1. LCD12864

    0下载:
  2. C51 LCD12864驱动函数,已经模块化
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:1.25kb
    • 提供者:李传龙
  1. Main

    0下载:
  2. 变频器主程序。PIDSP30F2010主芯片-Inverter main PIDSP30F2010
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:1.25kb
    • 提供者:庆焘魁
  1. Ptxd

    0下载:
  2. 模拟RS-232串口产生周期串口数据,可以根据需要修改周期参数,及时钟参数,代码可以直接用来产生需要波特率的通讯模拟数据。-Analog RS-232 serial port generates cycle serial data, based on the need to modify the cycle parameters, and clock parameters, the code can be directly used to generate analog data communi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:1.25kb
    • 提供者:zcy
  1. iicslave

    0下载:
  2. iic代码 这个是作为从机是接受数据是没有问题的 我已经验证过是可以用的额 -iic this communication code fpga have a slave ,the code test ok
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.25kb
    • 提供者:王宁
  1. UART0

    0下载:
  2. This file is written to send inertial sensors data to rs232 serial port. The file is for TMS320**** family DSP.
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:1.25kb
    • 提供者:jafar
  1. min-sel

    2下载:
  2. 用来找到输入数据中的最小值和第二小值得verilog源码,可仿真-Used to find the minimum value of the input data and the second small worth verilog source code, can be emulated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.25kb
    • 提供者:薛天志
« 1 2 ... .46 .47 .48 .49 .50 182751.52 .53 .54 .55 .56 ... 199236 »
搜珍网 www.dssz.com