资源列表
last
- verilog，FPGA的TDC电路设计-verilog ，TDC base on FPGA
Stepper-motor-control
- 51单片机实现步进电机控制，正转反转加速检测启动停止-51 single-chip stepper motor control, positive rotation to accelerate the detection start stop
Power_ctrl
- 基于51单片机的稳压电源设计——程序分为键盘处理、D/A、A/D和存储四个模块。运用扫描法，对键盘进行扫描，有按键就更改输入TLC5615的数值，ADD按键是对数据进行加以操做，长按的话使步进值增大，实现快加，SUB按键与ADD按键相同，预读取按键用于读取 ＡＴ２４Ｃ０４ 中预置的数值，保存按键用于保存当前电压值；显示部分主要是对TLC549采集回来的电压进行处理显示，它主要是在定时器０的中断服务程序中显示，100ms刷新显示一次。TLC5615模块，通过对DA的串行数据输入，使其在输出电压时可
12864
- 本设计要求具有显示生肖、年、月、日、星期、时、分、秒等功能；阳历与阴历能够自动关联；具有温度计功能； 具备年、月、日、星期、时、分、秒校准功能。系统由单片机、时钟模块DS1302、显示模块12864、键盘以及温度采集模块DS18B20共5部分组成。-The solar calendar and the lunar calendar to automatically associated with a thermometer function with the year, month, day,
Program-source
- 基于51单片机的智能电网系统——包括一个主机和两个节点，无线模块使用nRF24L01。含上位机程序。-Based on 51 single-chip smart grid system- including a host and two nodes, wireless module using nRF24L01. Including PC program.
FM1702SL
- 复旦FM1702SL开发板所有资料(包括原理图，PCB，程序，说明书)-All the information (including schematics
ad706_verilog
- AD706在Sparten6使用的FPGA代码，测试通过-AD706 FPGA Code In Sparten6
ad9226_verilog
- AD9226在Sparten6上的FPGA代码实现，测试通过。-AD9226 Sparten6 FPGA code on the test, the adoption.
Mega128
- Mega128嵌入式源代码 running source-Mega128 embedded source code
audio_verilog
- AUDIO音频模块AN831的录音及播放FPGA代码，测试通过-AUDIO audio module AN831 recording and playback of FPGA code, the test passed
ddr3_verilog
- DDR3读写在FPGA上的实现代码，经测试通过-DDR3 read and write FPGA implementation of the code, the test passed
DMA
- STM32F103单片机双缓存，增加运行效率-DMA double buff