资源列表
waveform_gen_latest.tar
- 这个核心是一个向前的实现数控振荡器（NCO）-也被称为直接数字频率合成器（DDS）。除了生成标准的正弦/余弦输出波形，它也产生平方和锯齿用很少的额外资源输出。-This core is a straight forward implementation of a Numerically Controlled Oscillator (NCO)- also referred to as a Direct Digital Synthesizer (DDS). In addition to genera
uart16550_latest.tar
- UART16550是16550兼容的UART核心（主要）。 总线接口是WISHBONE SoC总线启。B. 所有功能的标准选择16550 UART：FIFO的基础操作，要求和其他中断。 数据表可以下载从CVS树随着源代码-uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B. Features all the standa
can_latest.tar
- 控制器局域网或CAN是一个控制网络协议 博世在工业自动化和工业自动化中得到了广泛的应用 汽车行业。 大多数的专利可以由博世拥有，虽然有 没有限制在开发一个开源IP但可以为任何 从博世商用许可协议是一个不可或缺的先决条件。 尺寸大约12K门（930触发器）。-Controller Area Network or CAN is a control network protocol Bosch that has found wide use in Industrial
cordic_latest.tar
- CORDIC算法是对许多数学函数的一种迭代算法，如三角函数、双曲函数和平面旋转。-The CORDIC algorithm is an iterative algorithm to uate many mathematical functions, such as trigonometrically functions, hyperbolic functions and planar rotations.
2.4G--F
- TI 2.4G倒F天线实测可用,可用于设计双面板-2.4G ANT
ddr_flash
- 本代码是FPGA控制读写ddrFLASH的源代码。-This code is FPGA control read and write ddrFLASH the source code.
DDR2_Control
- 本源码是用FPGA控制DDR2芯片的vhdl源码，并使用了modelsim仿真软件测试代码-The source is the use of FPGA control DDR2 chip vhdl source, and the use of modelsim simulation software test code
多媒体5.1功放制作全套方案
- 多媒体5.1功放制作全套方案，给需要的朋友
匿名上位机及下位机通讯协议
- 四轴调试上位机，可以形象的观察和调试飞行器数据，在线仿真实时传输，3D模拟飞行器姿态等
stc hc06蓝牙透传模块
- stc89c52测试通过， 通过hc05蓝牙透传模块，发手机或电脑发送数据
SAM-S3F84U8-PWM-LED
- SAM-S3F84U8-PWM-LED PWM-渐亮渐灭
rxtx
- 简单的 RX TX串口发送接收模块 方便移植-Simple RX TX serial port to send and receive modules to facilitate transplantation