资源列表
divider
- 移位快速除法器，通过一次移4位试商实现快速除法功能，较普通减除法器有及其巨大的效率提升-Divider rapid shift by a shift to four test functions of rapid division, as compared with ordinary objects have less efficiency and its huge
FIFO-verilog
- 两种异步FIFO设计以及源代码（Verilog）-Two asynchronous FIFO design and source code (Verilog)
VHDL100
- 一套不错的VHDL例子，附带清华大学自主研制的仿真器，仿真结果都有的，希望给您提供很方便-VHDL a good example of self-developed with Tsinghua University, simulator, simulation results are, I hope to provide you with easy
verilogsram
- FPGA开发板上的VerilogHDL编写的SRAM读写试验程序, 包括介绍文档, Verilog源码, 在Quartus II 8.1环境下测试通过-FPGA development board SRAM VerilogHDL prepared to read and write test procedures, including the descr iption document, Verilog source code, the Quartus II 8.1 environment te
WCDMA_DPD
- WCDMA数字直放站中数字预失真研究及其FPGA实现-WCDMA Digital Repeater digital pre-distortion and its FPGA implementation
wash
- 设计制作一个简易全自动洗衣机控制器。 1、洗衣机的功能有洗涤、漂洗和脱水，每个功能持续的时间分别为20秒、15秒和10秒。 2、用一个按键实现洗衣程序的手动选择：A、单洗涤；B、单漂洗；C、单脱水；D、漂洗和脱水；E、洗涤、漂洗和脱水全过程。 3、在所选择的程序完成之后，控制器应处于停止状态。 4、用一个按键实现暂停洗衣和继续洗衣的控制， 暂停后继续洗衣应回到暂停之前保留的状态。 5、用发光二极管指示状态；用数码管以倒计时的方式显示当前状态的剩余时间 -Aut
fft
- 基于FPGA的51核，vhdl，FPGA开发。-FPGA-based 51-core, vhdl, FPGA development.
fft_1024_hdl
- 一个 1024 点 FFT ， 基 4 蝶形运算架构， 5级流水，乒乓内存，有测试环境。-A 1024-point FFT, Radix-4 butterfly structure operation, five water, ping-pong memory, a test environment.
CPU
- verilog编写CPU： 1. 哈佛存储器结构，大端格式； 2. 类MIPS精简指令集，支持子程序调用和软中断； 3. 实现了乘除法； 4. 五级流水线，工作频率可达80MHz（每个时钟周期一条指令，不计流水线冲突）。 -MIPS like CPU using verilog
ADcontroller
- FPGA控制AD7610采样.此为通用控制器模块.其中ADC16BITs串行传入FPGA后,串行数据转换成16BIT并行数据-ADC controller
Verilog_ADCtestcode
- ADC测试的verilog代码，可以下载到FPGA上面实现对ADC性能测试。-the test code for ADC of verilog
FSK
- 频移键控FSK的Verilog实现，带测试文件，并在FPGA开发板上成功验证-Frequency Shift Keying FSK the Verilog implementation, with the test file, and successfully verified in FPGA development board