资源列表
amba_verilog
- IC设计相关，arm内的AMBA桥实现的源码，verilog语言实现，
crc
- 用Verilog编写crc校验码，包括8位，12位，16位，32位，非常实用
rs
- RS编码，verilog编写，可以自定义多项式，(255,233)和(204,188)均可。
boxing
- 信号发生器由波形选择开关控制波形的输出, 分别能输出正弦波、方波和三角波三种波形, 波形的周期为2秒
ethernet_tri_mode_rtl.tar
- 以太网控制器verilog，含有mac,mii接口
VHDLdesign
- EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写 已完成功能 1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示； 2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能； 3. 定时器：实现整点报时，通过扬声器发出高低报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 闹钟：实现分/时闹钟设置，在时钟到达设定时间时通过扬声器响铃。有静音模式
VerilogHDL_DC_Motor_control
- 采用Verilog HDL语言编写的直流电动机控制系统，主要完成直流电动机的速度控制，典型的三闭环(位置、转速和电流反馈)直流电机控制系统，对控制类相关的学习者价值很高
cordic
- cordic算法的Verilog HDL具体实现
EDA_LOCK_ALL
- 我EDA课程设计做的用VHDL 写的智能电子密码锁，在试验箱上实验的，4位并行密码，有报警功能与自锁功能。花了我1个星期的时间，希望对你有帮助。有什么问题可以来EMAIL问我哦。
8080
- EPM1270和单片机的8080通讯接口，适合单片机与CPLD之间的高速通讯，verilog语言，QuartusII环境
VHDL
- _TENNIS 基于FPGA的乒乓球游戏硬件电路的设计与实现，有完整的 代码，并有PDF详细说明如何 VHDL - www_pudn_com.files
diff_io_top
- LVDS的应用的Verilog HDL例子程序，由altera公司提供。